摘要： Computer workstations and real-time systems that implement signal processing, con- trol and numerical algorithms often have a large reuse and interaction of operands due to the occurrence of matrix operators. This thesis proposes a highly integrated SOC (system on a chip) matrix-based parallel processor which can be used as a co-processor when integrated into the on-chip cache memory of a microprocessor in a workstation environment. This generalised processor architecture called MatRISC (Matux RISC) is a mesh-connected anay of processing elements and is optimised for matrix multiplication. It is able to achieve high execution speed and proces- sor effi. ciency by routing input operands from a non-blocking, high bandwidth data memory to multiple functional units through a programmable synchronous mesa network with minimal contrcl overhead and with all processing elements operating in lock step. A static scheduling regime is used, since algorithms which can be de- composed into matrix- or vector-based kernel routines can be readily parallelised and incur no frne-grained control flow dependence on data for the large majority of operations performed. A small 16-bit RISC processor in each processing element performs housekeeping tasks for the very long instruction word (VLIW) sequenc- ing engine and provides flexibility for multiple-instruction multiple-data (MIMD) operation which is needed when data-dependencies arjse or the algorithm has a non- cyclo-static control stuucture. The RISC and VLIW control instructions for each processing element are generated by a compiler from an intermediate level language called Mcode, which describes the operation of the whole processor aruay. A ma- trix multiplication routine is developed which is rate-, delay- and processor-optimal when executed on the MaiRISC processor. Matrix multiplication achieves a higher compute rate than vector operations using the same memory bandwidth. Signifrcant speedup for other matrix-based kernel operat

关键词： 多处理器系统   一致性   硬件号志   存储器   数字信号处理   仲裁   选择器   设计  

摘要： 针对多处理器系统中存储器访问次序与程序执行次序不同而造成存储器的不一致性 ,通过设计仲裁与选择器以及独立于存储单元的硬件号志 ,实现了文中提出的弱一致性模型 。

关键词： 多处理器   系统结构   信号处理系统   互连网   数据采集  

摘要： 分析了互连网络形式的特点，根据信号处理任务的特点，结合流水线处理和并行处理，采用层次结构，实现了多端口存储器互连网络形式的多处理器信号处理系统。系统充分利用了多端口存储器互连网络的高速、低传输延迟和易于控制的优点，将扩展性重点放在流水线处理和并行处理的扩展性上，并避开了多端口存储器互连网络扩展性差的缺点。系统具有较好的扩展性、重建性、灵活性和通用性。

关键词： 多处理器系统   HPI   数据字信号处理器   接口   数据交换  

摘要： 在使用 DSP的多处理器系统设计中 ,主机与目标系统的数据交换是一个重要的课题。下文比较了数据交换所采用的各种技术 ,包括 DMA、全局存储器和 HPI( Host portinterface) ,并通过 TI( Texas Instrument)的典型芯片TMS3 2 0 C5 4 x着重讨论了 HPI接口的硬件结构与软件编程。

关键词： 多处理器   P87LPC762   LED矩阵显示屏   单片机  

摘要： 利用多个51LPC系列单片机的级连为LED大屏幕的显示问题提供一种新的设计方法。文中通过一个应用例子说明这一方法的软硬件实现方法。

关键词： SHARC   DSP   多处理器系统   同步算法   芯片  

摘要： 描述了基于 SHARC的实时多处理器 DSP系统中的同步问题 ,针对 SHARC芯片上串口的特点 ,给出了一套切实可行的同步方法 ,对同步算法进行了讨论 。

关键词： bypass capacitors   circuit simulation   delta-I noise   decoupling capacitors   power distribution  

摘要： This paper describes an efficient methodology for mid-frequency delta-I noise analysis of the power distribution network of a computer system. The method allows fast and accurate power noise simulations with SPEED97 on highly complex packaging structures. Simulation results for the mid-frequency power noise amplitudes on module and board planes and dependencies on decoupling capacitor parameters are presented. The package model used for the simulations allow the identification of the dominant resonant oscillations on the power distribution system following a delta-I step and yield the time response of the on-chip, on-module and on-board decoupling capacitors. The simulation results have been confirmed by measurements within 5%.

关键词： AMD公司   服务器   工作站   处理器   产品价格  

关键词： AMD   MP   主板   共享总线   多处理器   芯片组   CPU   大恒  

摘要： 今年6月,AMD在国内正式发布了用于多处理器的主板芯片组——AMD 760MP,该芯片组及其CPU产品的发布给服务器市场注入了新鲜血液。AMD 760MP是真正支持多CPU的主板芯片组,采用分散式传输总线结构,并拥有广泛的外围设备支持,让服务器生产厂商有了更多的选择。借AMD与国内知名品牌电脑厂商合作推出相应商用服务器之际,记者对AMD中国区产品经理纪朝晖及合作厂商大恒、汇利隆和万思帝的有关负责人进行了专访。 纪先生介绍说,MP两个字母本身就是Multi—Processing的缩写,从名字本身就说明了AMD 760MP是一款多CPU的主板芯片组。

关键词： 合成孔径雷达   DSP   多处理器   体系结构   数字信号处理机   航空  

摘要： 回顾了机载合成孔径雷达数字信号处理的基本算法及其特点 ,选用了支持多种模式、适合 DSP处理的 Chirp Scaling算法。提出并设计了基于此算法的多处理机并行工作的 SAR处理机硬件体系结构。分析了此体系结构采用串行流水的合理性 ,介绍了各处理机的特点 。