关键词： 多处理器   远程更新  

摘要： 本文提出一种基于Nios II多片FPGA远程更新设计方法,通过以太网和串口实现对FPGA配置文件的更新。重点介绍了设计与实现方案、硬件设计、软件设计。该方案解决了传统程序在线升级操作复杂、距离短等难以满足相关工程需求的问题,使得FPGA程序升级方便快捷,提升了工作效率。

关键词： 拓扑重构   多核处理器系统   容错性能   片上网络  

摘要： 为了充分发挥众核处理器系统的计算能力，提升众核系统的稳定性，基于片上网络的可重构处理器阵列的容错重构技术变得越来越重要。可重构网络互连的多处理器系统通过改变处理器间的互连拓扑来支持系统的高效通信。本文主要研究讨论了多核处理器阵列的容错重构问题。\n 一方面，对于重构最大规模的无故障逻辑子阵列问题，我们提出了两种移位操作，即行双向移位操作和列移位操作，对处理器逻辑拓扑进行变换，并且提出了两个高效重构算法来解决拓扑容错重构问题。第一个算法CRS通过循环使用以上的两种移位操作用来产生初始拓扑结构。第二个算法利用Tabu搜索技术迭代地对CRS产生的拓扑结构进行优化。实验结果验证了所提出的算法有效性。在规模为16×16、包含30％故障处理器的多处理器阵列上，本文提出的算法在网络通信延迟和拥塞参数方面比现有算法改进了大约39％。\n 另一方面，对于重构规模满足应用需求的无故障逻辑子阵列问题，本文提出两个高效的重构算法。第一个算法使用贪心策略，通过引入滑动窗口的概念，构造最小内部通信延迟的逻辑子阵列。第二个算法以重构的实时要求为目的，使用滑动窗口技术，通过寻找具有最少故障节点数的子阵列，得到结构紧凑的目标阵列。通过与现有的算法比较，新算法有着较好的性能。在128×128的阵列上、对目标阵列为8×8的情况，第一个算法将内部通信延迟平均降低了16％;第二个算法将原算法大约22秒的运行时间缩短到5毫秒，并且与第一个算法具有相近的重构性能。

关键词： 混合关键级   调度   多处理器   任务队列   动态空闲回收  

摘要： 当前的混合关键级多任务调度,一旦高关键级任务的执行时间需求增加,通常的做法是立即抛弃相对低关键级任务,以确保高关键级任务获得足够处理器时间。考虑到数据访问的一致性和完整性以及相应的性能损失,这种处理低关键级任务的方法过于消极;同时,任务的实际执行时间并不总是能达到最差情况下执行时间,且多处理器平台上的调度存在可观的空闲时隙。因此,完全可以也应该对低关键级任务采取更为积极的处理方法。基于同构多处理器平台,构建了两类队列,一类队列容纳回收的空闲时隙,另一类队列为任务队列,包括就绪任务队列和被抛弃的低关键级任务队列,针对这两种任务队列的特性采取不同的调度方案:就绪任务队列采用混合关键级局部调度,被抛弃的低关键级任务则对空闲时隙进行分配。仿真实验表明,此调度方法在保证高关键级任务截止时限的同时,能够使混合关键级系统的可接受任务集数目获得明显提升。

关键词： 多处理器   接口   通信  

摘要： 该文介绍了以奔腾系列主处理器、高性能DSP处理器和FPGA为核心的多处理器嵌入式计算机平台的接口与通信设计。

关键词： 共享記憶體   多處理器架構   對稱式訊息傳遞與管理機制   可攜性   PAC Duo   OMAP35x  

摘要： 本研究设计与实作共享记忆体多处理器架构下可携对称式讯息传递与管理机制，提供符合此架构的平台之核心上运行行程可使用此机制达成核心间讯息交换。此外，针对可携性来说，对於符合此架构的平台间之差异性，本研究将这些差异性参数化并设计与实作目标平台硬体环境配置介面程式，此介面主要提供符合架构的平台上一些相关参数可让使用者根据其运行平台填写相应参数并输出硬体环境配置档，如此可让开发者更方便且有效率地产生符合其目标平台之对称式讯息传递与管理机制。为了提升使用本研究提出之对称式讯息传递与管理机制的开发者发展更复杂、更多样性应用之效率。本对称式讯息传递与管理机制除了提供同步与非同步收送讯息之功能，亦提供跨核心行程协同合作之功能包含：接收特定核心行程讯息，查询非同步传递之讯息後续状态等服务。针对因使用同步收送讯息而陷入无穷等待的行程，则提供行程无穷等待处理机制，以及使用对称式讯息传递与管理机制之服务讯息回报机制。本研究之设计与实作於PAC DUO与OMAP35x平台验证其可携性。PAC DUO为三核系统晶片(SOC)，包含ARM处理器核心及两颗工研院自行开发的DSP处理器核心，并提供核心间硬体沟通媒介之硬体邮箱(MailBox)机制。OMAP35x为双核心系统晶片(SOC)，包含ARM处理器核心与DSP处理器核心，所提供的核心间硬体沟通媒介为共享记忆体搭配核心间硬体中断。经实测结果，此两平台核心上运行之行程，皆可使用本研究设计与实作之对称式讯息传递与管理机制来达成核心间行程讯息交换，亦即证明本研究设计与实作之对称式讯息传递与管理机制功能正确且具可携性。

关键词： 有色Petri网   任务调度   多处理器片上系统   基于模型的设计方法  

摘要： 为了生成一个适用于多处理器片上系统的硬件调度器,提出一种新型的基于有色Petri网(CPN)的动态调度方法.该调度方法使用CPN对包括写后读、写后写、读后写数据相关以及结构相关在内的任务间相关性进行了建模,这些相关会在模型运行的过程中被自动检测出来.根据相关性,任务会被动态地调度并分配到不同的计算单元上乱序执行,从而达到提高任务级并行度的目的.该调度方法分别在软件仿真平台和基于FPGA的硬件平台上得以实现.状态空间分析和对比实验的结果证明了调度方法的正确性和有效性.

关键词： 多核处理器   多处理器   缓存一致性   稀疏目录   模拟实验  

摘要： 多核/多处理器结构已经成为当今通用处理器和服务器的主流技术，而如何高效且低开销地维护多核/多处理器的缓存一致性是工业界和学术界均关心的重要问题。本文研究的重点是基于目录的缓存一致性技术—稀疏目录。稀疏目录有着较小的存储开销和较低的硬件实现复杂度，因此被广泛应用在商业处理器芯片之中，例如AMDOpteron系列处理器、Intel MIC处理器等。稀疏目录存在着其独特的目录替换问题:当稀疏目录组内的目录信息产生冲突的时候，一部分目录信息需要被替换出稀疏目录，并将该目录信息对应的缓存信息作废，从而造成系统的性能损失。而且，同普通目录技术一样，稀疏目录在超大规模众核系统的存储扩展性较差。本文将从不同的角度探讨如何解决稀疏目录的这些问题，从而有效提升稀疏目录的性能，具体工作如下:\n 稀疏目录替换策略。通过从定性和定量两个角度对已有目录替换算法进行分析，发现:新提出的最少共享者目录替换算法(LSC)以及最低优先级状态目录替换算法(LPS)在目录热点情况下的性能大大不如传统的最久未使用目录替换算法(LRU)。对于稀疏目录而言，LRU替换算法是一个更好的选择。\n victim目录(Victim Directory)。受victim cache技术的启发，本文提出了victim目录技术，在主稀疏目录结构上附加一个小的全相联目录结构。实验证明该技术是一个减少稀疏目录替换的有效且低开销的方法。本文进一步优化了victim目录，使得其可以选择性存储从主目录替换出来的目录信息。实验证明，该技术同最先进的Cuckoo目录技术的效果相当，硬件开销更小，实现更简单。\n 合作式目录存储（Cooperative Directory Storage，CDS）。选取合适的稀疏目录替换算法和采用victim目录均仅能减少稀疏目录的冲突替换，但无法减少稀疏目录的容量替换。在稀疏目录信息分布不均匀时，热点稀疏目录节点很容易发生容量替换。针对这个问题，本文提出了CDS技术，该技术可以动态细粒度地将末级缓存数据阵列的容量分配给末级缓存和稀疏目录，从而动态增加热点稀疏目录节点的容量。本文将该方法与AMD Magny-Cours中的静态粗粒度可配置稀疏目录结构进行对比，发现CDS技术产生的目录替换显著降低。实验发现，相对于目前最先进的Cuckoo目录技术，CDS技术同样产生了更少的目录替换。CDS技术在末级缓存失效数、整体执行时间、能耗、网络及内存读写流量等指标上也要明显优于其他稀疏目录技术。所有的实验系统均采用相同的片上存储容量，说明CDS技术可以更好的利用宝贵的片上存储资源。另外，CDS技术仅需对现有硬件系统做很少量的更改。\n 海绵目录(SpongeDirectory)。为了提高稀疏目录结构在未来超大规模众核系统中的可扩展性，本文提出了SpongeDirectory，该技术是一种采用了多层次memristor RAM的稀疏目录。每个SpongeDirectory目录块均可以根据需求动态地调整其层数，从而改变其存储的容量。本文模拟了一个256核的超大规模片上众核系统以验证SpongeDirectory的有效性。实验模拟表明，采用功耗优化的memristor RAM的SpongeDirectory同传统稀疏目录有着类似的性能，而其需要的存储却比传统稀疏目录少20倍以上，同时其能耗也更小。另外，SpongeDirectory技术可以同其他目录优化技术相结合，从而进一步减少其需要的目录存储，或者进一步提高其扩展性。SpongeDirectory是计算所设计中的千核万线程计算芯片缓存一致性系统的一个可行的实现方案。

关键词： 任务调度   异构多处理器   偶发性实时任务   同构多处理器   多实时类型任务集  

摘要： 随着计算机技术的飞速发展,智能系统被广泛的应用于工业生产、国防、航天探索等领域而且变得越来越复杂,呈现出多处理器协同工作的趋势。多处理器上的多类型实时任务调度作为复杂智能系统的关键技术之一,关系到工业、国防和人的生命财产安全,因而得到了国内外学者的广泛关注。当前多处理器上的多类型实时任务组合调度算法,虽然一定程度上考虑了各种任务的特性,却没有较好地协调各种任务之间的关系。针对当前组合算法的不足,本文采用两种组合调度算法对多处理器上的多类型实时任务集进行调度,在满足周期硬实时任务截止期的前提下,分别提高了软实时任务的响应性和偶发实时任务的调度成功率,主要工作如下:针对周期性硬实时、非周期性软实时和非实时的多类型实时任务集在同构多处理器上的调度问题及现行的组合算法对多类型实时任务之间关系考虑的不足,本文使用fpEDF(结合固定优先级(fixed priority)和最早截止期优先(EDF))算法和以资源为中心调整松弛时间碎片RCSD(Resource-Centric with Slack Defragmentation)算法的组合算法来调度多类型实时任务集。RCSD算法考虑周期性任务的实际调度之间存在松弛时间,并适当地对其进行调整以便更好地调度非周期性任务。提出的组合算法在保证所有周期性实时任务截止期的前提下,有效地提高了非周期性任务的响应性。针对周期性硬实时、偶发硬实时和非周期软实时的多类型实时任务集在异构多处理器上的调度问题及现行的组合算法存在让空闲处理器过早使用的不足,使用UEDF算法(EDF算法在多处理器水平推广)和以任务为中心调整松弛时间碎片TCSD(Task-Centric with Slack Defragmentation)算法的组合算法来调度这种多类型实时任务集。UEDF算法在保证周期性实时任务满足截止期的前提下将周期性任务集尽量放在较少处理器上执行来预留出更多空闲处理器资源;然后结合TCSD算法的优势,有效地提高了偶发性实时任务的调度成功率。在实验中分别验证两种组合调度算法在同构多处理器或者异构多处理器上调度不同多类型实时任务集的调度效果。根据不同类型实时任务的特性来生成不同组合调度算法调度多类型实时任务集,与当前较好组合调度算法进行比较,验证改进的组合调度算法的有效性。

关键词： 织机   控制系统   主控模块   选纬探纬模块  

摘要： 随着纺织机械向着智能化、数字化的不断发展,对织机控制系统的要求越来越高,目前国内这一领域与世界先进水平仍有一定差距,因此,发展先进的织机控制系统仍是国内纺织行业亟待解决的问题。 本课题针对上述问题进行了基于多处理器的织机控制模块设计,包括主控模块、选纬探纬模块和剪刀绞边模块。本文所设计的织机控制模块基于分布式多处理器结构,分为上位机和下位机两部分,上位机主要完成人机交互功能,下位机的各控制模块负责完成织机织造动作。上下位机之间和下位机各控制模块之间采用CAN总线进行通讯。论文内容主要包括：系统整体设计方案;基于16位单片机和CPLD的主控模块设计;基于飞思卡尔双核处理器和DSP的选纬探纬模块软硬件设计;剪刀绞边模块设计;控制模块CAN总线方案设计,包括节点设计和协议制定。 本课题所设计的织机控制模块所选CPU处理能力强,在软硬件设计中更多地考虑了织机控制的实时性,能够完成复杂织机动作的精确控制。经纺织企业试用表明,本课题所设计的织机控制模块性能稳定可靠。

关键词： Embedded systems  

摘要： With the advent of semi conductor technology, the development of more complex embedded real time applications is made possible today. This accelerates the development and support for multiprocessor based systems. The paper presents the development of " a power-aware real time embedded system for temperature monitoring and control in safety critical applications ". The main objective of the work is to perform a hardware implementation of task allocation for multiprocessor systems based on task dependencies and precedence relations and schedule the real time tasks. The proposed work also provides an energy-aware solution by integrating Dynamic Voltage Frequency Scaling (DVFS) technique and shutting off the unused peripherals of the processor. A laboratory model of multiprocessor based experimental setup was developed to validate the functioning of algorithms using ARM7 LPC2148 microcontrollers.