摘要： Energy consumption is a growing concern in many areas of computer architecture. Not only for the handheld embedded market, but also for desktop machines and high-end server facilities, there is a demand for ever increasing processing power while maintaining or even decreasing energy consumption. For processors embedded in battery-powered devices, consumers both demand an increasing number of features and an increase of battery lifetime. For commodity desktop and high-end server systems, the de- mand to reduce energy consumption is mostly fueled by cost, environmental issues, and the wish to have systems without noisy cooling systems. This dis- sertation studies several techniques that aim at reducing energy consumption in processors. Part of the techniques presented in this dissertation focusses at reducing energy consumption by decreasing the amount of data transferred between a proces- sor and external memory. Since memory is one of the known bottlenecks in computer systems, manufacturers had to employ increasingly aggressive tech- niques in the past decades to increase performance. The techniques proposed in this dissertation target at improving or at least maintaining performance, while reducing the amount of energy dissipated in the memory subsystem. Another part of this dissertation focusses on reducing energy by lowering the speed ofnodes in multiprocessor systems in combination with turning off some of these nodes. Multiprocessor systems have gained significant interest in the past years, mostly because power constraints have prevented further increasing clock frequencies and because instruction level parallelism has suffered from diminishing returns. Due to the way how energy is dissipated in semiconduc- tor fabric, using multiple cores on a reduced frequency is an effective way to reduce energy consumption. Due to decreasing sizes of the components from which processors are built, it is expected that this energy model will change significantly in future ye

关键词： 共享存储器   异构多处理器片上系统   互斥   临界区   退避  

摘要： 随着芯片集成度的不断提高和用户对电子产品功能更高的需求,基于共享存储器的异构多处理器片上系统(Multi-Processor System on Chip)逐渐成为高端嵌入式应用市场的主流。对于一个复杂的MPSoC系统,并行任务之间的互斥已经成为需高效解决的关键问题。另一方面,在我们的数字视频服务器项目中,所采用的平台是Davinci TMS320DM6446,该平台是一款典型的共享存储器异构多处理器片上系统,它集成了ARM和DSP两种不同的体系结构。为确保ARM和DSP对共享资源的访问正确性与并行性,互斥便成为一个不可回避、需高效解决的问题。本课题研究基于该体系结构的互斥机制,因而具有一定的理论和实际意义。 本文对互斥模型、算法、实现等问题进行了较深入研究,主要工作如下: 1.提出了一种共享存储器多处理器系统中的互斥模型。 针对传统互斥模型不能很好地用于描述区分任务处理器源互斥算法等不足,提出了一种共享存储器多处理器系统中的互斥模型,该模型扩展了原有模型的定义和定理;精确量化了性能指标与互斥算法属性,能够适应更多互斥算法的描述、证明和性能衡量需求。 2.在AK算法的基础上,针对共享存储器异构MPSoC,提出了三种基于优先级树的退避软互斥算法。 针对AK算法所需共享空间为O(n)等缺点,本文提出了基于优先级树的退避软互斥算法(PTB: Priority Tree Backoff),该算法折衷考虑了实时性和公平性、共享空间复杂度仅为O(1),并且该算法更加易于实现。 在激烈的临界区竞争情况下,AK和PTB算法均会造成很大的片上网络或总线交通量。鉴于此,本文提出了二次竞争PTB算法(TCPTB: Twice Competition Priority Tree Backoff),该算法既可以充分利用单处理器Cache一致性等资源,又可减少共享存储空间以及交通量、降低全局互斥算法设计复杂度。 针对某些数据库和实时任务,在一定期限内未能进入临界区,则放弃临界区申请的需求,本文提出了可退出型PTB算法(APTB: Abortable Priority Tree Backoff),使得在最后期限仍未进入临界区的任务即时放弃临界区。 3.设计并实现了基于Davinci DM6446平台的互斥中间件。 为实现ARM与DSP任务间的高效互斥、并且为了真实比较算法性能优劣,需要在Davinci DM6446上实现各种互斥算法(因为仿真工具不够成熟和不对外开放)。同时,为了加强扩展性与通用性,本文将共享存储器管理、各种互斥算法实现、应用程序接口综合在一起设计了互斥中间件,并在Davinci DM6446上实现。 4.实验比较及性能分析、总结。 为衡量算法性能,本文采取真实实验平台做实验的方式进行评价,采用互斥模型中量化的性能指标。 实验表明:在中、小规模临界区竞争情况下PTB算法效率优于AK算法;TCPTB算法在中、大规模的临界区竞争情况下效率高于AK算法;而APTB则考虑了某些实时任务和数据库任务在最后期限未能进入临界区而放弃申请的需求;以上三种算法与AK算法相比,仅需要很小的共享存储空间,能使实时任务优先进入临界区。

关键词： 分布式RTU   通信处理   VxWorks   MCF5275   TMS320LF2407A  

摘要： 在深入了解国内外变电站测控装置现状和发展趋势的基础上,本文设计的测控装置采用开放式理念,面向电气间隔设计,适合以对象为单位对电厂或变电站的一、二次设备电气安装单位进行全面、实时的监测和控制。除完成遥测、遥信、遥控、遥调基本四遥功能以外,还可完成电度累计、断路器检同期或检无压、简单故障录波功能,本间隔通信接入及网络通信功能,系统具有自诊断及故障信息指示报警功能,接入高精度IRIG-B格式GPS卫星钟同步授时网络。 在硬件设计中,采用高性能的嵌入式32位单片机及DSP,配以复杂可编程逻辑器件CPLD,协同工作,分别完成各自任务,充分利用了多CPU的强大处理能力,开发出具有多串口、双总线网、双以太网的设备,并具有液晶显示、键盘操作、精确对时的功能。 在软件设计中,使用了面向对象的编程思想,采用了成熟的嵌入式实时操作系统VxWorks,将自定义数据库、端口驱动和数据采集、通信管理有机的结合在一起,又保证了各端口的独立性。具有丰富的通讯规约库,规约设计中,充分考虑了主站类规约和分站类规约处理的异同,利用类继承的方式,减少了重复代码,缩短了规约开发的周期。在不改变硬件主设备的条件下,通过软件模块对模块进行组态,可以组成许多不同的功能,可实现支持IEC61131-3标准的可编程逻辑控制器(PLC)功能、可实现按电气单元的操作闭锁及不同电气单元之间的操作联锁方案,还可根据需要加入IEC61850功能模块。 装置具有一个液晶和10个按键,中英文显示、可方便就地操作,图形方式显示间隔单元接线图及数据。

关键词： 多处理器   对称多处理   Linux   内核   中断  

摘要： 处理器性能的提升主要依赖于两个因素:一是半导体工艺的逐渐进步;二是处理器体系结构的不断发展。二者相互促进,共同发展。但是到了21世纪,由于半导体工艺的限制,处理器的频率已经很难继续提高。为了继续提升计算机性能,多处理器架构成为了研究的主流。多处理器技术是在一个计算机系统中含有多个处理器,通过处理器的协作来共同完成多项任务,达到并行处理的效果。 在多处理器架构中,广为使用的是名为对称多处理的体系结构。对称多处理系统具有很强的负载均衡和调节能力,不仅可以保证系统性能的提高,同时在可靠性和稳定性方面亦有出色的表现;同时,对称多处理技术也很容易在现在的IA32体系结构上实现和应用。对称多处理技术能够得到广泛的应用和相应的软硬件支持也分不开。 本文重点在于分析对称多处理系统下中断机制如何得到实现,细致的探讨了计算机从硬件到软件对中断的处理过程。通过本文的阅读,可以对对称多处理器条件下中断的具体实施过程有个比较明晰的认识。 在文章的最后对于已有的一些中断优化技术进行了详细说明,并提出了一些中断优化设想和未来的研究方向。

关键词： 多处理器   共享内存   向量   MPP   胖树   分布式共享存储器  

摘要： 本文主要介绍Cray公司Blackwidow(黑寡妇)可升级向量多处理器系统的结构.Blackwidow系统为分布式共享存储器的(DSM)结构,可扩展到32000个处理器,每个处理器都有一个4路调度标量执行部件和一个8通道向量部件,64位运算性能为20.8flops,32位运算性能为41.6Gflops,标准工作频率为1.3GHz.全局存储器可直接由处理器加载和存储,且全局相干.该系统支持数千未完成访问并行以隐藏远程存储延时,并提供一整套内置同步原语.Blackwidow的每个节点作为4路SMP被执行,DDR2主存储容量高达128 Gbytes.该系统还支持MPI、OpenMP这类常用编程模型,以及全局地址空间语言.

关键词： 微处理器  

ISBN: (纸本)9787111268055

摘要： 本书从原理和实践两个方面全面阐述了多处理器编程的指导原则，介绍了编制高效的多处理器程序所必备的算法技术。此外，附录提供了采用其他程序设计语言包（如C#、C及C++的PThreads库）进行编程的相关背景知识以及硬件基础知识。

关键词： 高速缓存   高速缓存缺失   多处理器系统   构件   调度策略   调度段   服务体/执行流模型  

摘要： 处理器高速缓存（Cache）的利用对系统性能起着关键性影响。随着计算机技术的进步,中央处理器的性能迅速提升,与系统内存的性能差距越来越大,Cache缺失所带来的性能损失十分可观,因此降低Cache的缺失率有着极其重要的意义。同时多处理器体系结构被提出并飞速发展,已成为现代处理器研究的热点。另一方面,软件系统的设计与实现日趋庞大和复杂,构件化软件架构因其良好的结构特性从而成为发展的主流趋势。构件化系统中的任务的基本构成是构件,但传统的调度策略忽视了任务的结构性,从而使构件化软件中各个构件之间产生不受控的切换,致使Cache缺失严重。为了尽量减少构件化系统运行时的Cache缺失率,进而提高其性能,十分有必要针对构件化系统的特征设计相应的调度策略。同时这种调度策略还必须要适应多处理器体系结构的发展趋势。 论文以一种新型的针对构件化系统的调度策略为研究目标,所作的主要研究工作包括: 1.对Cache缺失所带来的负面影响进行了细致的分析,说明了降低Cache缺失率的重要意义。通过介绍近年来一些主要的研究成果,论证了操作系统的调度策略对系统的Cache缺失率具有极其重要的影响。进而分析了构件化系统的特征,指出传统的调度策略不能很好的适应构件化系统,揭示了构件化系统中调度策略的一种新的设计思路,即考虑任务的结构特征——构件;2.提出了一种新型的基于模块的调度策略MBS,对其进行了理论分析,并给出了MBS的详细设计方案,包括调度段相关的概念及其定义;优先级的制定与调整方式;优先级抢占策略;调度段的控制;多处理器系统上扩展等。同时描述了实现MBS时的关键技术;3.基于Linux操作系统实现了支持MBS的原型操作系统MBS-Linux,详细论述了其中的设计与实现要点,并对涉及的数据结构和关键实现例程作了详尽的描述;4.作为MBS在构件化操作系统中的实现,以基于服务体/执行流模型的操作系统Minicore为基础实现了支持MBS的构件化操作系统原型MBS-Minicore,详细描述了其中所使用的关键技术、MBS调度服务体的设计与实现要点,以及其中的数据结构、消息接口和关键例程;5.对MBS-Linux和MBS-Minicore进行了性能评测,分别对比了MBS-Linux与Linux以及MBS-Minicore与Minicore的Cache缺失数和系统吞吐量,并对评测结果进行了详细分析。 论文研究中所取得的具有创新特色的贡献如下: 1.在分析了传统调度策略的局限性和构件化系统的特征之后,提出并设计了一种基于模块进行调度的新型调度策略MBS,并对其进行了理论分析、设计实现和实验验证,论证了其可行性和有效性。MBS在调度时考虑任务的内部结构,显著改善了传统的以任务为最小粒度的调度策略因Cache缺失频繁而导致的性能问题,提高了构件化软件运行时的Cache利用率,从而极大地提升了系统吞吐量,同时MBS还对多处理器系统提供了良好的支持;2.设计并实现了基于传统进程模型的支持MBS的操作系统原型MBS-Linux。它以直接明了的方式将MBS融入Linux操作系统中,并验证了MBS的可实现性;3.基于具有典型构件化特征的服务体/执行流模型,设计并实现了支持MBS的构件化原型操作系统MBS-Minicore,有效降低了构件化系统运行时的Cache缺失率,进而大幅提高了其性能。它提供了一种新颖的在构件化操作系统中设计和实现高性能调度器的解决方案。

关键词： 实时系统   多处理器系统   调度算法   能量消耗   容错  

摘要： 实时系统因为其响应速度快,可靠性高的特点,在经济,军事,科研,运输等领域扮演着重要的角色。当前处理器由于较高的能量消耗,导致处理器热量散发的提高及系统可靠性的降低,同时任务实际运行中的错误也降低了系统的可靠性。因此同时满足节能性及容错性已经成为目前计算机领域较为关心的问题。 节能和容错都可以通过多种手段实现,通过调度算法的改进达到节能和容错是其中重要的一种。动态电压调节被证明是一种有效地节能技术,通过对处理器电压的调整,使处理器不必总是以最高速度运行从而减少功耗。容错可以通过合理设置检查点来实现。当系统中出现错误时,可以根据最近的检查点信息,让系统从故障中恢复过来。 针对实时多处理器计算环境,研究并提出了两种节能及容错调度算法。根据独立任务集及具有依赖关系的任务集,算法分别是:STFBA1和STFBA2(Shortest Task First-Based Algorithm)。算法以执行时间最短的任务优先调度为基础,结合其它有效技术(共享空闲时间回收及检查点技术),使得实时任务在其截止期内完成的同时,能够动态地降低整个系统的能量消耗及动态容错。通过实验与目前所知的有效算法相比,提出的算法具有更好的性能(调度长度及能量消耗)及较低的通信时间复杂度。

关键词： 剖面分析   网络处理器   多处理器   多线程   编译优化   任务调度  

摘要： 传统的编译优化技术都是建立在静态分析的基础之上,依赖的都是静态信息,这跟程序实际运行的情况有很大区别,从而并不能达到满意的效果。所以需要一种可以动态收集程序运行时信息并指导编译器进行优化的技术。剖面分析技术(profiling)记录代码优化时所需的信息并将收集到的运行时信息反馈给编译器,指导编译器进行优化。可以有效提高编译优化的效果和执行代码的性能。 IXP网络处理器是一个多核多线程的网络处理。对于多核多线程处理器结构如何发掘各个层次、不同粒度的并行性对传统的编译技术提出了挑战。如果程序员直接根据硬件细节编写程序,需要完成很多复杂的工作,而且代码质量很低,不能发挥多核处理器的高并行处理能力。所以相对于通用处理器,多核多线程处理器更需要编译技术的支持。为了充分利用多处理器多线程资源来运行并行程序需要面临许多问题,任务调度就是影响性能的一个重要因素。尤其是在流水线的瓶颈问题,如果在流水线上任务调度不当会极大地限制IXP的并行性能。 本文将剖面分析的技术引入网络处理器上,针对IXP网络处理器上的流水线的任务调度进行优化。在编译器的基础上增加剖面分析模块,通过输入一些具有代表性的网络分组收集代码的运行时信息,并根据这些运行时信息和IXP网络处理器架构特点建立一个性能评估模型,包括时间模型、加速比模型、和优先级模型。在此剖面分析基础上提出了IXP的任务调度优化的框架,并提出一种新颖的利用IXP上多线程的算法,结合了Multi-processing、Multi-threading、Pasting的思想,经过启发式的分配处理器和线程,使得每个流水级平衡,最终最大化流水线吞吐量。

关键词： Detectors   Design and construction   Thermometers   Integrated circuits   Thermal properties  

摘要： Parallel computing has gained great attention in recent years due to the rapid growth of applications with large computational requirements. With the advance in technology scaling, future systems-on-chips will have tens or even hundreds of processing elements on a single chip. Due to the high transistor density, it is very important to manage the temperature at difference locations of the chip. Since each processor needs one temperature sensor to monitor its temperature, many monolithic temperature sensors are necessary to be integrated on the same chip. Many temperature sensors have been developed in recent years, but they are not suitable for managing the temperature for thermal-aware multiprocessor-on-a-chip applications. Some of these developed sensors are too large in size for these applications, as tens or even hundreds of sensors are needed on a single chip. Some of them need a complicated calibration procedure which will significantly increase the production cost；In this thesis, a simple temperature sensor with inaccuracy of ±1.8°C in the range from 0°C to 100°C and requires only a single temperature point for trimming is proposed. Moreover, an auto-trimming system which can trim the temperature sensor by inputting an enable signal is also proposed to meet the thermal-aware multiprocessor-on-a-chip applications. This proposed temperature sensor has been implemented in AMS 0.35-μm CMOS technology. The chip area of a single temperature sensor is 130μm × 870μm and the controller is 320μm × 820μm. The power-supply sensitivity is 0.25°C/V from 2.2V to 3.3V. The inaccuracy of this temperature sensor, including the process variation, is within ±1.8°C in the range from 0°C to 100°C by trimming at room temperature and ±1°C in the range from 50°C to 100°C by trimming at 80°C.