关键词： 多处理器   实时   Eclipse  

摘要： 基于DSP的实时开发环境一般都是针对单独处理器进行开发而设计的,当一个系统中使用了多种类型的DSP芯片时,往往无法同时使用这些开发环境,也就无法进行系统级开发。本文通过研究提出了一种多处理器实时开发环境的设计思想,它可以支持多种型号处理器的同时开发,使系统级开发变得简单易行。这种统一的软件开发环境使开发人员始终面向同一个开发环境,易学易用,提高了开发效率。

关键词： 服务器系统   服务器应用   虚拟化技术   HP公司   创新   G5   多处理器   Intel  

摘要： 2008年9月23日，HP公司宣布了其多处理器服务器系统家族的新成员——HP ProLiant DL580G5，该服务器是虚拟化技术在机架式服务器应用上的革命性创新。HP ProLiant DL580 G5服务器基于最新的Intel Xeon六核处理器7400系列，具有极高的性能和高可用性。

关键词： 服务器系统   虚拟化技术   机架式   HP公司   服务器应用   多处理器   革命性   低成本  

摘要： 本刊讯 9月23日，HP公司在北京推出了多处理器服务器系统家族的新成员HP ProLiant DL580G5，该服务器是虚拟化技术在机架式服务器应用上的革命性创新，使用户可以在获得更好性能的同时降低成本。

关键词： VME总线   DMA   接口  

摘要： 雷达和声纳自导信号处理需要多个DSP和多个上位机联合工作。本文给出了基于VME总线的上位机与多个DSPHPI之间通过DMA方式进行并行通信的接口设计方案。实验和工程实践证明,采用DMA方式的设计方案比采用直接读写HPI口的方案访问速度快四倍以上。

关键词： 共享内存   share   多处理器   执行模型   寄存器   内核  

摘要： 上一个专栏讨论了执行模型和内核启动执行配置如何影响寄存器数量以及本地多处理器资源（比如共享内存，share memory）。现在我们继续讨论内存的性能以及共享内存在reverseArray_multiblock_***中的使用。

关键词： 异构多处理器系统   Cache一致性   监听协议  

摘要： SoC技术的发展使多个异构的处理器集成到一个芯片成为可能,这种结构已成为提高微处理器性能的重要途径。与传统的多处理器系统一样,Cache一致性问题也是片内异构多处理器系统必须首先解决的问题。本文在分析Cache一致性问题的基础上,对采用不同监听协议的多处理器的集成,以牺牲简单的硬件为代价来完成一致性协议的转化。将此方法并入多处理器芯片封装内来管理,可保证在异构多处理器系统中数据的一致性。

关键词： Fanuc   智能设备   GE   多处理器   操作系统   单板计算机   硬件产品   内存映射  

摘要： GE Fanuc智能设备日前宣布，已将LynuxWorksTMLynxOS 5．0版成功移植到本公司生产的部分硬件产品中。这款新版操作系统支持大容量内存映射及列称式多处理（SMP）功能。支持最新的PowerPC^TM多核8641处理器，该处理器构成GE Fanuc智能设备VXS DSP220多处理器和DSP230 VPX多处理器的核心部分。该系统还成功移植到了PPC7A、PPC7D、PPC8A等单板计算机中。

关键词： 连接方案   多处理器   多核   片上网络   操作系统   Linux   高速缓存   工作频率  

摘要： 概要 TILE64是64核处理器，并集成了Tilera的iMesh片上网络。每个处理器核是完整的处理器，包括5MB L1和L2高速缓存、连接核和网络的无阻塞开关。使得每个处理器核能运行完整操作系统，或多个处理器核一起运行多处理器操作系统，如SMP Linux。工作频率在500MHz-866MHz，每秒高达4430亿次运算（443BOPS），

关键词： 多处理器系统   芯片设计   集成电路   编程平台   重定向   计算机体系结构   产品寿命   计算机科学  

摘要： 现代电子器件的复杂性日益增加，产品投放市场时间及产品寿命不断缩减，这对芯片设计提出了巨大的挑战，要求芯片设计满足灵活性、性能和能量效率的约束，因此当前计算机体系结构正面临着一场空前的革命，从单块的处理器走向多芯集成电路。毫无疑问这场革命对计算机科学和电子学造成了大范围的影响。其结果是形成了朝着可编程平台发展的趋势，这是满足各自目标应用所需要的。

关键词： 多处理器   片上网络   互联结构   胖树   容错  

摘要： 针对片上树型网络设计,采用胖树结构来降低根节点阻塞的瓶颈效应,同时以低响应时间作为主要指标,基于该胖树结构提出了一种由交叉点开关网格组成的网络结构.网络设计中,采用了一种面向变消息优先级的树型结构来缩短部分关键路径的级数;同时利用设置参数的方式增强对向上和向下消息传输路径的控制,使得整体级数从2logn减少到logn+log(logn).该设计仍保持着树型结构传输局部性的优点,最差响应时间为Ο(logn),且网络规模越大,树中相应节点间的可行路径越多、容错能力越强.