关键词： 虚拟化应用   HP   高端服务器   服务器产品   多处理器   机架服务器   服务器系统   服务器虚拟化   工业标准   虚拟环境  

摘要： 9月23日,惠普在京宣布了其多处理器服务器系统家族的新成员——HP Pro Liant DL580G5,该服务器是Intel发布7400系列高端服务器处理器后首批推出的服务器产品,具有极高的性能和高可用性。虚拟化功能是DL580G5的最大特色之一,它一方面利用了Intel Xeon 7400的最新功能,同时结合了HP独有的虚拟化技术——IDVSE(Insight Dynamic VSE)。

关键词： 多处理器   芯片组   全局地址空间   龙芯2E处理器  

摘要： 提出了一种面向高性能计算机的多处理器芯片组的设计,其主要特点是支持多处理器通过芯片组和交换芯片两级互连,全局地址空间和多处理器同步支持。给出了芯片组的组成结构、设计原则和关键技术,设计并实现了基于龙芯2E处理器的多处理器芯片组。目前,已采用FPGA平台对该芯片组进行验证和测试,以该芯片组为核心的四处理器原型系统完成B IOS引导和操作系统运行,经过实测处理器的访问请求通过芯片组延迟小于0.5μs,芯片组内处理器通信带宽达到500 Mbps。

关键词： 多处理器   高速缓存   一致性协议   死锁  

摘要： 在多处理器系统中,主存与各私有Cache之间存在数据不一致性,解决不一致的方法有硬件控制方法(监听总线协议、基于目录的Cache一致性协议)和软件控制方法,同时提出了软硬件相结合的方法以及三种死锁的处理机制,这样能更有效地解决Cache的一致性问题。

关键词： 交叉开关   多处理器   芯片组  

摘要： 交叉开关是交换芯片和芯片组的核心逻辑。该文设计并实现了多处理器芯片组中的交叉开关,其工作频率在FPGA布局布线后可以达到100MHz。通过实践采样,对延迟和带宽进行测试,提出性能优化的策略,目前该交叉开关已稳定运行于龙芯2E多处理器系统中。

关键词： 多处理器系统   MIPS32   多线程处理器   IP核   嵌入式   科技   高性能产品   市场  

摘要： 为数字消费、家庭网络、无线、通信和商业应用提供业界标准架构、处理器及模拟IP的领先厂商MIPS科技公司（MIPS Technologies Inc．，纳斯达克交易代码：MIPS）近日推出业界首款嵌入式多线程和多处理器可授权IP核——MIPS32 1004K^TM一致处理系统（coherent processing system）。新的多核产品可为多处理器系统配置多达4个单线程或多线程处理器，加上先进的一致性系统来提供最佳性能效率和可配置性。MIPS科技公司多核产品的首次亮相是继去年推出高性能MIPS32 74K^TM内核这一业界首款运行频率超过1GHz的单线程处理器内核之后推出的又一款高性能产品，树立了高性能的里程碑。

关键词： 片上多处理器   高速缓存   栈距离剖析   Cache压缩  

摘要： 片上多处理器(CMP)是当前主流的微处理器体系结构，它利用现有的海量晶体管资源在单个芯片上集成多个处理器核，通过多核并行执行的方式开发指令级和线程级等各个层面的并行度来提高性能。\n CMP中的cache，特别是最底层cache是影响其性能的关键，也是目前学术界研究的热点。在本研究中将最底层cache设定为L2 cache。本论文从CMP中cache设计面临的线程间干涉、有限的片外带宽和增长的线延迟三个挑战出发，就如何减少线程间干涉，增加有效的片上cache容量和有效的片外带宽，缓解线延迟的影响和减少平均内存访问延迟进行了深入的研究，提出了一种共享cache划分策略，一种压缩存储系统，以及一种适用于CMP的cache结构。本论文的主要创新点及贡献包括：\n 1.提出一种适用于CMP的共享cache动态划分策略——基于栈距离剖析的cache划分策略。该策略利用栈距离剖析这一特性，在不同访问存储流之间显式分配cache空间，动态调节cache容量使之满足同时执行的线程的需求，解决了线程之间的干涉问题。该划分策略采用硬件计数器动态获得每个线程的栈距离剖析，根据栈距离剖析结果应用划分序列算法获得cache划分序列，并利用修改的LRU替换策略保证线程实际分配的cache容量接近划分序列的值。多道编程测试程序的性能评测结果表明，与标准LRU替换策略相比，采用基于栈距离剖析的cache划分策略，组合IPC平均提高了11％，加权加速平均提高了9％。\n 2.提出一种CMP中的压缩存储系统，该系统包括L2 cache压缩和接口压缩两个部分，通过存储和传输压缩格式的数据来增加有效的片上cache容量和有效的片外带宽。文中提出了带相邻匹配的基于值和端的压缩算法和基于拼接的cache压缩方法。带相邻匹配的基于值和端的压缩算法采用硬件编码方式对每个32位的字进行编码，以压缩格式存放频繁出现的值、符号位扩展数以及相邻匹配字，达到释放存储空间的目的。这一算法硬件实现简单，开销小，解压延迟低。在cache压缩实现中，采用基于拼接的cache压缩方法来降低cache管理复杂度和简化设计。实验结果表明，采用本文提出的压缩存储系统，多线程测试程序性能平均提高了12％。\n 3.提出一种适用于CMP的cache结构——延迟和容量权衡的cache结构(TCLC)。该结构是一种混合私有结构和共享结构的设计，核心思想是动态识别cache块的共享类型，根据不同共享类型分别对其进行优化，对私有cache块采用迁移的优化策略，对共享只读cache块采用复制的优化策略，对共享读写cache块采用中心放置的优化策略，以期达到访问延迟接近私有结构，有效容量接近共享结构的目的，从而缓解线延迟的影响，减少平均内存访问延迟。实验结果表明，采用TCLC结构，相对于私有结构基于吞吐量的性能提高了13.7％，相对于共享结构基于吞吐量的性能提高了12％。\n 本文重点研究了CMP中的cache技术，提出了一些新的策略和结构，取得了一些有意义的成果，为未来CMP的cache设计做了有意义的探索工作。

关键词： NOC   路由节点   微结构   多处理器   仿真  

摘要： 本文提出了一种用于多处理器(Multi-Processor)测量系统的NOC结构的路由节点的微结构,并详细描述了路由节点的各个部分结构及其各自功能。为了说明本文提出的结构的可行性和实用性,本文设计了一套以DSP和FPGA为基础的用于NOC结构仿真的硬件平台,评估了路由节点的资源消耗。最后,本文通过16个路由节点建立了一个基于4×4Mesh拓扑结构的NOC。通过仿真,得到了该网络在不同通信模式下的不同注入率情况下的延时、吞吐率、和面积消耗等性能,并与采用输出缓冲的路由节点进行了比较。同时,针对VOQ(virtual output queue)和输出缓冲大小这两个影响网络性能的重要微结构参数,给出了比较和分析结果。

关键词： 多线程处理器   多处理器系统   嵌入式   IP核   MIPS32   单线程  

摘要： 嵌入式多线程和多处理器可授权IP核MIPS32 1004K可为多处理器系统配置多达4个单线程或多线程处理器。

关键词： 基于   软核   复用技术   多处理器   应用前景   设计   嵌入式系统   可扩展性   可配置性   周期   缩短   系统软件   Web   Server   应用软件   方法   系统架构   系统应用   文章   仿真验证  

摘要： 多处理器片上系统已成为下一代嵌入式系统发展的潮流。由于各FPGA器件生产厂商、开源组织、第三方芯片设计公司已开发了大量经过验证的优秀IP软核。因此，本文重点研究使用IP软核复用技术构建在FPGA上运行的多处理器系统，尝试在不改动IP核内部逻辑的情况下实现片上多处理器的互连，解决多处理器间的通信问题和缓存一致性问题。 本文在研究分析FPGA器件、IP核复用技术、SOPC技术的特点以及四种常用的CPU软核的特性之后，论述了基于IP软核复用技术的多处理器片上系统的基本结构、系统开发流程、可复用IP核的获取途径，以及与硬件开发过程并行的操作系统的移植过程。 相对于单处理器系统，多处理器系统需要解决处理器之间的通信问题，本文系统地论述了在不改动通信IP软核内部逻辑的前提下，多处理器片上系统中的处理器的通信问题的IP核复用解决方案，包括多处理器的拓扑结构的选择和通信IP核的选用。同时，在不改动所复用的CPU软核的Cache控制器的前提下，采用总线监听协议，区别对待“写直通”缓存和“写回”缓存，实现多处理器缓存的一致性。 本文有针对性地选择了轻量级的CPU软核Nios Ⅱ(没有MMU，只能移植uCLinux等轻量级操作系统)和全功能的CPU软核OpenRIsc 1200(带MMU，可以移植全功能Linux)，分别就这两种软核的复用构建了两个多处理器基本平台，文中提供了这两个多处理器基本平台的具体实现步骤，并就复甩OpenRISC 1200的多核系统给出了多核取指功能仿真验证。 文章最后构建了一个基于IP软核复用技术的多处理器片上系统应用实例：在FPGA上实现基于SOPC技术的多CPU软核B/S系统。通过该应用实例探讨了在基于IP软核复用技术的片上多处理器系统中进行系统架构的方法和应用软件的开发方法，在基于IP软核复用技术的多处理器片上系统上移植了DBMS、Web Server等系统软件。 使用IP核复用技术构建在FPGA上运行的多处理器系统，能够缩短多处理器系统的开发周期，构建的多处理器系统有着良好的可配置性与可扩展性，在嵌入式系统的设计中，有着广泛的应用前景。

关键词： 并行FDTD   MPI   高性能计算机群  

摘要： 基于中国传媒大学高性能计算机群系统的以消息传递方式(MPI)执行的并行FDTD(电磁场时域有限差分)算法,具体描述了数据交换方法和三维方向切割时的新数据类型定义,完成N×M×P(N、M、P 3)的并行FDTD算法研究,验证了算法的可行性和有效性,为研究电大尺寸物体的电磁仿真设计提供了现实可行的方法。