关键词： 片上多处理器系统   总线   加速比   单核效率   总线占用率  

摘要： 采用SystemC建立了一个基于共享总线的MPSoC仿真平台,设计了3个实验分别用于建模3种典型应用(低计算/通讯比、高计算/通讯比和非独立任务),对系统性能进行了详细的调研。实验结果显示:处理器数≤6时,总线架构MPSoC体现出很高的效率,而处理器数=16几乎达到了总线架构MPSoC适用规模的极限;计算/通讯比对性能和规模有重要影响;流水线方案能略微缓解通讯状况。建议:处理器数≤6时,推荐采用总线方案;6<处理器数≤16时,总线方案是否合适由任务计算/通讯比决定;处理器数>16时,需要采用更高级的通讯方案。

关键词： 多处理器   嵌入式   RTEMS  

摘要： 随着多处理器嵌入式系统应用的普及,通用嵌入式操作系统开始引入对并行化的支持,作为优秀的开源嵌入式操作系统RTEMS亦是如此。但是RTEMS对多处理器的支持机制上存在可能会使整个多机系统崩溃的死锁问题,此外在数据处理系统中做数据分发时对硬件性能损失十分严重。该文结合某型号星载计算机的研发工作,对RTEMS的多处理器支持机制加以完善,并对RTEMS存在的数据分发时的性能瓶颈给出一种优化方案。

关键词： 可重配置处理器   多核   总线可重配置  

摘要： 本文提出了一种全新的总线可重配置的多处理器架构。该架构结合了多核与可重配置处理器的优势,具有并行性高、计算能力强、结构复杂度低并且应用领域广泛灵活的特点。对于该架构的实现,本文提出了VHDL层面的软件模拟。通过简化模型,用多个改进后的VHDL实现的8051核以及可重配置的多路开关进行了软件模拟。

关键词： ALENIA公司   计算机系统   MARA   维护经验   二次雷达   雷达系统   多处理器   终端显示器  

摘要： 一、引言 意大利ALENIA公司引进的马可波罗Ⅱ型航管二次雷达系统。该套雷达的SCP（系统中心处理器）和各DP（终端显示器COS、DDS）的数据处理部分均采用了多处理器计算机分布式结构的MARA计算机系统。因此，MARA计算机在这套雷达系统中具有十分重要的地位和极其广泛的应用性。因此，关于MARA计算机系统的维护也就成了十分重要的工作。

关键词： 并行计算   早期评价   投机执行   编译器   多处理器  

摘要： 针对并行计算机进行并行处理时条件分支会影响程序并行性的问题,提出了一种基于分散内存系统的延迟判断式投机执行并行处理方式。这种并行处理方式有处理时间(overhead)短,对硬件依赖性小等优点。

摘要： The number of processors embedded in high performance computing platforms is growing daily to solve larger and more complex problems. Hence, parallel runtime environments have to support and adapt to the underlying platforms that require scalability and fault management in more and more dynamic environments. This dissertation aims to analyze, understand and improve the state of the art mechanisms for managing highly dynamic, large scale applications. This dissertation demonstrates that the use of new scalable and fault-tolerant topologies, combined with rerouting techniques, builds parallel runtime environments, which are able to efficiently and reliably deliver sets of information to a large number of processes. Several important graph properties are provided to illustrate the theoretical capability of these topologies in terms of both scalability and fault-tolerance, such as reasonable degree, regular graph, low diameter, symmetric graph, low cost factor, low message traffic density, optimal connectivity, low fault-diameter and strongly resilient. The dissertation builds a communication framework based on these topologies to support parallel runtime environments. Such a framework can handle multiple types of messages, e.g., unicast, multicast, broadcast and all-gather. Additionally, the communication framework has been formally verified to work in both normal and failure circumstances without creating any of the common problems such as broadcast storm, deadlock and non-progress cycle.

关键词： 混合流水车间多处理器任务   运输时间   机器故障   工件动态到达   拉格朗日松弛  

摘要： 研究了具有多处理器任务的混合流水车间调度问题,且考虑相邻两阶段之间的运输时间、机器故障和工件动态到达的实际生产特征。由于该问题不但求解非常复杂,对它的不同部分的简化还会使其变成其他不同的典型调度问题,探讨该类问题的近似解法具有挑战性和广义性。据此分别采用结合次梯度算法的拉格朗日松弛算法、结合次梯度和bundle算法的交替算法(交替S&B算法)的拉格朗日松驰算法进行求解。对多达100个工件的问题进行测试,结果表明,所设计的算法能够在合理的CPU时间内产生较好的时间表。

关键词： AT89C52   AT24C512   两线式串行总线  

摘要： 随着嵌入式系统应用领域的发展,基于性价比、功耗、共享性、可靠性和实时性等诸多因素的考虑,许多嵌入式设计正在采用多处理器体系结构。但同时也带来了处理器间如何协调、相互沟通以确保一致性的问题。提出了I2C总线和中断相结合的解决机制,并阐述了该机制在远程无线抄表系统中的应用。

关键词： 多处理器SoC   系统级设计   软硬件划分   神经网络   禁忌搜索   低功耗  

摘要： 提出了解决多处理器SoC的低功耗软硬件划分问题的方法——基于神经网络的禁忌搜索算法。其基本思想是：真实的生物神经元具有抑制重复激活的阻尼特性,这与禁忌搜索对重复搜索加以限制相类似,因此设计具有阻尼特性的神经网络实现禁忌搜索算法,受阻尼特性抑制的神经元对应禁忌活动。由于神经网络复杂的动态特性和禁忌搜索优秀的全局搜索能力,该算法能够有效地跳出局部最优解。对真实任务图的实验表明,与遗传算法相比,该算法不但具有搜索速度上的优势,而且所得到的绝大部分软硬件划分方案有更低的系统功耗。

关键词： 服务器系统   产品组合   惠普   Xeon处理器   企业资源计划   多处理器   Intel   数据密集型  

摘要： 2007年9月18日，惠普增强了其多处理器服务器系统的产品线，以帮助客户提高性能并降低成本。基于新的4核处理器Intel Xeon处理器7300系列是为在虚拟环境下运行数据密集型业务应用，例如数据库、商业智能、企业资源计划以及大型邮件和消息处理平台的用户而设计的。