关键词： 制导   并行   多处理器  

摘要： 针对精确制导武器多源信息高速、实时处理需求,从国内外发展现状、需要重点开展研究的并行流水线处理机系统结构、实时多任务并行处理硬件实现、先进总线运用、小型集成化功能模块等方面进行了详细论述,为后续研究提供借鉴。

关键词： 实时多处理器   任务截止期   并行   调度返回   调度成功率  

摘要： 实时多处理器系统的任务调度问题始终都是一个重要课题。针对该系统须保证任务截止期和有效性的特点,提出了一种并行EDPF(Earliest Deadline and Processing Time First)优化调度算法。该算法适用于可并行任务,并在考虑到了任务集的截止期和资源因素基础上,加入了运行时间因素,达到了减少调度返回次数以及提高有效性的目的。最后通过大量的仿真,分析了一些必要参数对调度成功率的影响,并通过比较证明了该算法明显优于Myopic算法。

关键词： 计算平台   Intel   处理器核心   内存控制器   内存频宽   总线技术   北桥   平台技术   高速缓存   多处理器  

摘要： 上篇我们介绍了目前Intel主流的平台技术Bensly及Woodcrest、Clovertown处理器。本篇我们概略介绍Intel下一代处理器核心"Nehalem"、新一代计算平台"Thurley"及CSI总线架构。1 Nehalem Intel于2007春季发布了新的处理器核心,命名为"Nehalem"。

关键词： 单片多处理器   线程级并行   存储层次   核间互连   多核任务调度  

摘要： 单片多处理器结构支持较高线程级的并行,能显著提高性能。介绍了单片多处理器的结构,对一些结构模型和实际的商用处理器进行举例,并对关键技术进行了研究分析。

关键词： 互控联控   插桩   片上调试   处理器同步   硬件同步  

摘要： 对于针对多处理器系统调试与仿真的要求进行了研究,介绍了多处理器互控联控技术的概念、特点和原理。围绕如何解决处理器同步这一关键问题,分析了基于插桩、基于片上调试和基于硬件信号传递3种同步实现方案。在实际开发过程中这些方法和技术被证明是有效和可行的。

关键词： 电除尘器   电源   控制系统   智能监控器   硬件设计   功能设计   微处理器  

摘要： 电除尘器具有除尘效率高、处理烟气量大等优点，成为目前应用最为广泛的除尘设备。本论文以电除尘器的电气控制为背景，对电除尘器的控制系统和节能供电进行了研究，完成了节能型电除尘器电源及控制系统的研究设计。论文首先概述了电除尘器控制系统的国内外研究现状，然后介绍了电除尘器的基本理论和工作原理，着重对电除尘器电源控制系统的设计方案、电源智能监控器的硬件方案和硬件设计、电除尘运行能耗的构成及节能供电方式的开发等问题进行展开研究。\n 整个控制系统由监控计算机和电除尘器电源控制装置两大部分构成，两者间通过RS-485工业总线进行通信联网；对目前电除尘器电源控制装置核心部件一智能监控器设计上存在的一些问题进行研究分析，在此基础上提出了多处理器和高低压合一控制的硬件设计方案。选用Intel处理器80C196作为主控芯片，完成了智能监控器的硬件设计、功能设计和抗干扰设计；文中对电除尘器的实际运行能耗和理论能耗进行了计算。对电除尘器的实际运行能耗构成进行了研究，得到了常规火花整定供电方式下，电能利用率低的结论。在理论研究和实验的基础上，开发了脉冲节能供电方式，并进行了大量现场节能实验，得到了与理论分析相一致的实验结论；最后介绍了上位机系统的软硬件设计。

关键词： 系统芯片(SoC)   媒体处理   总线调度   多处理器  

摘要： 为了减少多处理器媒体系统芯片(SoC)总线任务调度过程中的处理器性能损失,从减少总线任务冲突的角度出发,提出了改变任务属性和调整任务优先级相结合的总线任务调度优化策略.在保证任务实时性的前提下,通过增加原有任务可执行时间,将原有任务划分为多个子任务,动态调整任务优先级,充分利用总线的空闲时间执行部分任务,减少了总线任务冲突,降低了处理器因等待数据源而引起的性能损失.将该方法应用于多处理器媒体系统芯片MediaSoC3221A的设计中,当进行运动图像专家组(MPEG)实时解码时处理器的性能损失从原来的4.7%减小到0.1%.

关键词： 0.13微米工艺   多处理器平台   低成本   电子领域   LSI   SoC  

摘要： LSI的Zevio项目表明,消费电子领域的成功并非总是意味着要用最新最好的工艺技术实现最快的SoC。

关键词： 多微处理器片上系统   片上网络   互连结构   基于多端口存储器   基于总线   基于开关  

摘要： 多处理器系统芯片设计的关键问题之一是微处理器之间的互连结构.在总线互连结构和开关互连结构之后,提出了基于多端口存储器的第3种互连结构.利用VHDL进行了多时钟多端口存储器设计,并利用EDA工具进行了片上系统芯片的多微处理器数据通讯的功能仿真.分析了基于总线、基于开关、基于多端口存储器的3种互连结构的特点.研究表明基于多端口存储器的互连结构具有异步数据传输,数据缓冲功能;具有数据传输延时小,多微处理器系统芯片的拓扑阵列规模可扩展的优点.

关键词： 协调控制   多处理器   密码设备  

摘要： 介绍了一种基于FPGA的密码设备多处理器模型,结合模型的特点论述了利用这种多处理器进行协调控制的机制以及一般设计方法。对处理器相互之间的关系进行了研究与分析,同时也对从处理器与密码设备之间的通信流程进行了详细的分析和设计。针对共享资源的使用提出了一种基于双端口RAM的解决方法,提高了系统资源的利用效率。