关键词： 电视跟踪   高帧频大面阵数字摄像机   数字信号处理器  

摘要： 为了解决高帧频大面阵数字摄像机数据量大,跟踪器实时性很难满足的问题,设计了基于双数字信号处理器TMS320C6203B的电视跟踪平台,合理组织双数字信号处理器的图像数据,即其中一个数字信号处理器用于全视场捕获目标,使运算量减少了数倍;另一个数字信号处理器根据捕获到目标大小和位置确定跟踪区域,在跟踪区域内进行全分辨率跟踪,既实现了快速目标捕获,同时又保证了跟踪精度。此系统在保证实时性的前提下,实现了对帧频为74 Hz,面阵为1 280×1 024的数字摄像机多达5个目标的跟踪。

关键词： 延迟建模   软件评估   编译  

摘要： 为了在保持适当的仿真精度的前提下,使多处理器嵌入式系统(MPES)软硬件协同仿真的速度适合于实际应用,提出了一种基于SystemC及源代码分析器相结合的方法,即将自行开发的源代码分析器工具用于处理嵌入式软件源代码,并将其转换为标注了时间信息的ANSI C代码,通过使用BFM(bus functional model),这些代码可以被集成至SystemC系统模型中作为EPU(embedded processing unit)的时间注释模型．将专用SystemC模块用于硬件建模,并对SystemC仿真内核的同步机制进行扩展以支持新的处理器中心同步仿真．时间注释模型和新的同步机制均可有效地提高仿真速度．使用这一方法成功建模仿真了一台包含12个处理器的通信设备,仿真目标设备1s内的行为耗时59．8s．试验结果表明,该方法可被用于MPES的软硬件协同设计中．

关键词： TMS320F2812   TMS320VC5409   多处理器   双端口   RAM   引导加载  

摘要： 本文主要介绍了某水声阵列信号处理机的高速数据采集处理模块的设计。该模块为基于TMS320F2812和TMS320VC5409的多DSP系统,采用双端口RAM构成多处理器互连网络,实现处理器间的大数据量通信。TMS320F2812负责多通道数据采集和系统控制,TMS320VC5409对数据进行实时处理。系统的引导加载设计利用了双端口RAM和DSP各自的结构特点,解决了包含不同系列DSP的多处理器系统程序整体加载问题。

关键词： 实时调度   容错   三模冗余   多处理器  

摘要： 实时系统现在面临着越来越迫切的容错要求。目前流行的主副备份方式对于任务集有着特殊要求,要求时间限能够允许主副备份串行地执行,并且系统需要提供相应的硬件来检测处理器错误,因此限制了容错的应用范围。本文提出基于三模冗余比较的实时容错算法,采用了副本重载技术和主副本串并行混合调度策略。分析和实验结果表明,该算法具有更好的适应性。

关键词： SOC   SOPC   NiosⅡ  

摘要： 当高速系统级芯片(SOC)特别片上可编程系统(SOPC)的应用普及,使过去非常复杂的系统结构变得简单起来,基于NiosII多处理器的宽带综合数据光同步网(WIDOSNet)就是应用SOPC将传输业务控制与交换任务分离开的新型交换技术,它不是采用集中交换的传统模式而是采用分散处理的模式,是将交换变为选择.

关键词： 多处理器系统   高速缓存   一致性协议  

摘要： 并行处理系统是处理器发展的主要趋势。为了在访问时间上与高速的处理器相匹配,多处理器系统要使用高速缓存。文中介绍了多处理器的两种结构———集中式共享存储结构和分布式存储结构;阐述了多处理器的高速缓存一致性问题以及解决方法,着重讨论了监听协议和目录协议。监听协议又分为写无效协议和写更新协议,重点介绍了写更新协议。分析比较了写更新协议和目录协议中高速缓存块的状态及状态之间的转换。

关键词： 嵌入式系统   复杂应用   多处理器   协同工作   操作系统  

摘要： 随着嵌入式技术的广泛发展与应用，嵌入式系统的设计需求越来越多样化，这包括实时性、专用性、低功耗技术等；另一方面，对嵌入式系统的功能要求也越来越全面。但是嵌入式系统的一个很重要的特点就是其专用性，这不仅仅体现在系统应用程序的专用性，而且体现在处理器的功能方面。一种结构的处理器芯片往往在某一方面有很好的性能，但是当用在其它应用系统的时候就显得不够高效。而现在复杂嵌入式系统的需求在很大程度上是一种综合的需求，可能既存在高速数据处理需求，又存在实时性很高的控制需求，这种需求与嵌入式系统面向特定应用的特性是相矛盾的。\n 这一问题有两种可能的解决方法，一种解决方法就是开发功能更强大，结构更复杂的处理器芯片，但这种方法受着计算机体系结构等方面的制约。另外一种方法就是同时使用多个不同体系结构的处理器芯片，使它们协同工作，对应不同的应用使用不同的芯片，以便达到高性能和多功能的良好结合。这一设计方法将引发硬件处理器芯片选择和软件操作系统实现两个方面的研究工作。\n 本论文基于上述第二种方法，提出了一种面向机电设备智能化的复杂嵌入式系统研究与实现方案。该方案在同一个系统中同时使用多个不同体系结构的处理器芯片，使它们协同工作以满足复杂嵌入式应用需求。本论文以一个工业现场数据采集与监控系统为例展示了上述解决方案。\n 该监控系统由控制子系统和数据采集与处理子系统组成，其中控制子系统硬件上采用ARM体系结构处理器S3C4-4BOX，软件采用RTEMS实时操作系统；数据采集与处理子系统则采用DSP处理器TMS320VC5509作为硬件平台并采用uC/OS操作系统作为软件平台。其中一个控制子系统可以同时控制多个处理子系统以完成复杂的工作。两者之间采用HPI口以满足高速数据传输的需求。\n 这种解决方案的优点在于，可以将复杂的系统分解成几个子系统分别进行开发，加快开发进程，同时兼顾了异构处理器各自的优势，使得系统的性能和功能达到优化组合。对于类似于本文提出的工程项目，可采用这一方案高效完成工作。

关键词： 单芯片多处理器   图像处理器   片上总线   共享存储器   任务调用  

摘要： 本文设计了一种基于MV-03 MCU IP核的单芯片多处理器架构。针对复杂的机器视觉系统中，图像处理要运用到大量算法的特点，使用多个MCU并行执行不同任务，以数量的优势弥补MCU性能的不足，用低端微处理器执行高端机器视觉、图像处理等的工作，这是设计拥有自主知识产权的图像处理器的有效方法。\n 本文设计的单芯片多处理器在单芯片上集成了一个主处理器和三个从处理器。主处理器面向实现整个系统的管理和控制，而无需知道某种具体专业算法的底层设计，从处理器响应主处理器的调度来执行这些任务算法。各个处理器之间的数据通过共享存储器交换。整个系统指令集与MCS-51系列兼容，从而避免了增加使用的复杂度，而处理运算能力和并行工作能力却都得到了大大的提高。\n 本文的主要工作和创新点体现在：1)．提出并实现了基于MV-03 MCU IP核的单芯片多处理器整体架构设计方案；2)．设计了一种运用于单芯片多处理器架构的片上总线结构，解决了多处理器之间的信息、命令和状态的互传问题；3)．提出了一种超级指令任务调用方法，结合单芯片多处理器硬件设计，在单芯片多处理器上实现了主从处理器之间的任务调度和并行工作；4)．提出了一种共享存储器及仲裁器的设计方案，实现多处理器之间的数据共享，减少数据传输工作，提高系统工作效率；5)．提出了一套针对单芯片多处理器架构的验证和测试方案，有效地完成了单芯片多处理器的设计验证。\n 本文提出的单芯片多处理器的架构，方法独特，实现便捷，经仿真证明了其可行性。同时由于MV-03与MCS-51架构的MCU的兼容性，本文的设计思想、设计方法、运用的手段和工具，以及在验证过程中发现的问题和解决方法具有实际的借鉴意义和参考价值。为机器视觉系统的SoC实现提供了具有自主知识产权的SCMP IP核，具有很高的科学研究意义和广泛的市场应用价值。

关键词： 片上多处理器系统   现场可编程门阵列   旁路缓存   带宽跟踪   仲裁策略   存储器  

摘要： 随着图像处理、多媒体等应用需求的增长和系统芯片集成度的提高，片上多处理器系统对存储器的性能提出了更高的要求。作为一个影响片上多处理器系统性能的重要因素，存储子系统往往成为系统性能提升的瓶颈，因而研究MPSoC中的存储子系统是一项非常有意义的工作。\n 本文研究了FPGA实现MPSoC的优势和存在的问题，并依此提出了一种存储子系统设计的方法。不同于传统的访存任务的静态调度策略，本文面向具体硬件实例给出了一种新的设计思路：在任务调度时仲裁机制通过跟踪包括访存器件的带宽、存储器芯片的负载在内的系统重要信息，来动态调整仲裁策略。同时为了进一步提升系统性能，在传统共享总线结构上引入了拆分型操作方式，有效地提高了总线的利用率和传输带宽。\n 本研究构造了具有两个处理器和一个DMA控制器的MPSoC系统，并以该系统为例，详细介绍了存储子系统的设计过程，包括器件带宽的跟踪、存储器负载的平衡以及共享总线下操作的拆分。同时完成了软件在硬件系统上的测试，测试结果表明该设计方法对系统性能提升有着积极的影响。希望本设计方法对系统设计提供有价值的参考。\n 本文通过对存储器的访问端和存储器端的研究，提出了通过在一定的时间段内对所有访存任务进行重新调度，来尽量提升系统访存带宽的技术路线，给出了存储子系统设计的主要思路，并以具体的硬件平台为例，给出了实现过程，然后对设计的存储子系统进行了性能测试，通过与参考系统结果的对比，分析了该存储子系统的优势和需要改进的地方。最后对整篇论文的研究内容进行了总结，并依据此模型给出了本课题进一步的工作方向。

关键词： 存储器内置处理器   向量处理   并行系统   存储墙  

摘要： PIM (processor-in-memory)结构把高密度DRAM存储器和CMOS处理逻辑集成在一个芯片上,具有高带宽、低延迟特点.基于PIM技术的高性能并行系统具有更好的可扩展性、自适应性、鲁棒性和低功耗等特性,有望成为未来构建超千万亿次计算系统的基石之一.向量处理技术可充分发挥PIM的结构优势,结合向量处理和PIM的结构特点提出基于向量PIM结构的V-PPIM并行系统,描述了V-PPIM及其处理元--基于向量的PIM(Vector-based PIM, V-PIM)--结构及设计思想,讨论了V-PIM的关键特点并指出了进一步的研究方向.