关键词： RISC   流水结构设计   多处理器   流水线控制   仿真验证平台   音频   软硬件协同设计  

摘要： 随着生产工艺的进步,32位嵌入式微处理器的市场越来越大,提高32位微处理器的数据处理能力和嵌入式可配置特性成为微处理器设计的热点。为此,结合嵌入式多媒体信号处理与系统控制特点而设计了32位可配置媒体增强RISC微处理器核RISC32(包括RISC3201和RISC3202)。 基于IP核的微处理器设计可以有效缩短处理器的开发周期,但是这些IP核的控制和有效利用成为设计的难点。本文探讨了基于IP核的微处理器设计方法,介绍了指令集的设计原则及RISC32系列处理器核的指令集设计,然后根据这一指令集进行了RISC3201微结构设计和流水线划分,并讨论了流水线集中控制策略,包括PC控制、流水线运行控制和旁路控制,以及SIMD指令的扩展。在此基础上通过采用简单处理器构造复杂处理器的方法构造了双核/双发射微处理器RISC3202,重点研究了流水线控制单元(PCU)、旁路单元(BPU),以及RISC3202中的可配置设计。 随着微处理器功能的不断增强,设计的复杂度越来越高,相应的验证也越来越困难。本文针对RISC32系列微处理器核的仿真和验证问题设计了基于FPGA的媒体处理器软硬件协同仿真验证平台MPSP-Ⅱ(Media Processor Simulation Platform)。基于MPSP-Ⅱ平台,提出了一种软硬件协同仿真验证环境快速构建方法。该方法采用层次化的方法设计软件平台,实现了软件平台的可配置性;采用面向多媒体处理的改进总线结构,实现了硬件平台的可配置和可重用性。通过对硬件和软件子平台进行快速重配置,可以快速应用于不同的媒体处理器和不同的仿真要求中,具有较强的通用性。通过软件和硬件平台的通信,解决了FPGA仿真调试困难的缺点,实现了方便易用的可视化调试界面。 面向RISC3201嵌入式微处理器核的多媒体应用,本文提出了一种基于RISC3201的MPEG-4 AAC LC(Advanced audio coding,Low complex)解码系统的软硬件协同优化设计方法。通过从系统级、汇编级优化来降低MPEG-4 AAC解码运算量,并对RISC3201进行音频配置来实现较低的硬件开销。最后在MPSP-Ⅱ软硬件协同仿真验证平台上进行了MPEG-4AAC实时解码播放实验。实验表明,当系统运行在40MHz时RISC32能够对128Kbps,44.1KHz双声道AAC LC进行实时解码,运算量为25.5MIPS(Million instructions per second),平均CPI值为1.29。这也表明RISC3201具有较强的可配置性,能够方便的作为嵌入式微处理器核应用于实际应用中。 本文的32位可配置媒体增强微处理器核RISC3201作为一个嵌入式内核应用在多媒体数字音视频解码系统芯片中,已经在SMIC0.18umCMOS工艺下流片成功,实现200MHz工作频率,能够进行系统控制和实时音频解码。

关键词： 嵌入式系统   多处理器   实时操作系统   模拟器  

摘要： 近年来,随着卫星事业的迅猛发展,多处理器星载计算机系统成为星载嵌入式系统的一个发展方向。本文以星载多处理器嵌入式计算机系统为背景,阐述其面向实时的星载多处理器操作系统OEMS(On-board Embedded Multiprocessing System)的研究与实现。 OEMS是一个以RTEMS为参考,针对星载多处理器计算机的应用特点设计和实现的星载多处理器操作系统。 首先,本文通过对并行系统的通信模型和存储器结构模型的研究,提出了一种基于星载应用的多处理器系统结构模型。 此外,本文对OEMS的实时性和并行性进行了研究,重点研究和实现了OEMS的多处理器支持模块。一方面,总结提出了基于共享内存的具有分层的模块化特点的三层结构的多处理器支持层结构。另一方面,提出了一套安全高效的多处理器支持机制,包括双模式的共享内存组织方式和安全实时的事务通信请求处理机制。并且在一个符合基于星载应用的多处理器系统结构模型的硬件结构上对OEMS进行了功能和性能测试。 最后,本文介绍了一个星载多处理计算机系统模拟器Psis的设计与实现。Psis在GDB所提供的基于ERC32处理器的单处理器模拟器sis的基础上完成了从ERC32处理器到leon2处理器的移植和从对单处理器系统的模拟到对四处理器并行系统的模拟。

关键词： 视频处理平台   多处理器   DM642   FPGA  

摘要： 数字视频信号处理作为一个专门的技术起始于20世纪70年代,80年代后随着一系列以数字视频信号处理为中心的多媒体标准的指定和颁布,该技术逐渐走向成熟和完善。而数字视频信号处理的实现,尤其针对最新制订的MPEG-4和H.264标准,对硬件平台性能的要求相当苛刻。而且视频信号处理也越来越广泛的在多个领域中得到应用,因此设计一款面向通用视频处理的功能强大的硬件平台具有很大的必要性和一定的挑战性。 本文在研究了视频信号处理对平台的要求之后,提出了一种多处理器平台设计方案。该设计采用TI公司的DSP“DM642”作为核心处理器,利用FPGA和主从式双处理器系统实现视频信号的分流,大大提高了DSP系统的数据吞吐能力及并行处理能力。整个系统的设计与实现充分利用了现代电子系统设计和软件工程的思想,采用了应用程序、驱动程序加硬件平台的层次结构方法,保证了整个系统良好的可扩展性、稳定性和可移植性。本论文主要实现了系统中的硬件平台设计和模块驱动程序设计。 系统硬件平台采用模块化设计方式,这既降低了设计的复杂度,又有利于项目的分工。同时在硬件调试阶段也可根据模块化思想,针对各个模块进行逐步调试,既提高了调试的效率,也降低了系统故障造成的损失。本论文设计的多处理器视频处理平台以DSP处理模块为中心,并包括处理器片上外设模块、视频预处理模块、外部存储器模块等。论文详细介绍了各硬件子模块的功能结构、与DSP之间的接口设计以及相应的时序逻辑控制。 现代软件工程要求应用程序尽量与底层硬件无关,从而便于应用程序的开发和移植,为此本论文实现了各个系统硬件模块的驱动程序开发。结合硬件平台的模块化分,本论文实现的驱动程序包括:视频预处理模块驱动、外部存储器模块驱动（包括同步SDRAM和异步FLASH存储器驱动）、处理器片上外设模块驱动（包括EMAC接口、PCI接口和I2C接口驱动）。论文详细讨论了各模块驱动的设计方法和设计流程。 论文已完成基于多处理器的通用视频处理平台的硬件设计、制作、组装和调试,同时编制并调试通过了以上各模块的DSP驱动程序和测试程序,并给出了相应的测试结果。测试结果表明硬件平台的设计和模块的驱动程序开发达到了预期的设计指标。

摘要： The now-common phrase "the processor is the NAND gate of the future" begs the questions: "What kind of processor?" and "How to program them?" For many the presumption is that the natural building block is a common and successful general-purpose RISC processor and that programming will be done in C. Numerous programmable multiprocessor systems of this type have been built, but they are notoriously hard to program. What makes programming hard? One proposal is that poor methodologies for modeling and implementing concurrency are to blame. Embedded applications have multiple styles of concurrency on several levels of granularity. In order to meet performance goals, all of this concurrency must be considered in the implementation. C does not provide good abstractions for concurrency. This forces designers to use ad hoc techniques to divide the application into a set of interacting C programs that exploit the architecture's capabilities. This manual approach is slow and error-prone, and it inhibits effective design-space exploration. Domain-specific languages are successful at modeling concurrency more formally. This improves productivity, but it also exposes a more fundamental problem. For many programmable multiprocessors, there is an inherent mismatch between the concurrency capabilities of the architecture and the concurrency requirements of the application. This problem is the concurrency implementation gap. If programmable processors are to find success in future systems, designers must rethink how they design architectures in addition to the way they program them. This dissertation takes a three-part approach to this challenge. Designers use separate abstractions for modeling applications, capturing the capabilities of architectures, and mapping applications onto architectures. Models of computations and actor-oriented design provide a mechanism for correctly modeling concurrent applications. The Sub-RISC paradigm provides efficient, cost-effective architectures an

关键词： 单芯片多处理器   图像匹配   图像处理   排序   并行算法   瓶颈  

摘要： 单芯片多处理器(CMP)是目前处理器的发展趋势之一,在这种体系结构下可以有效地开发线程级并行。图像匹配技术在军用、民用领域均具有很高的应用价值,它涉及多种图像处理算法。由于数字图像具有天然的几何并行性质,易于在CMP体系结构下进行并行处理,而CMP体系结构具有两个瓶颈——I/O通道带宽受限和局部存储容量有限,另外对图像进行并行处理时,由于要进行图像拼接而产生边界无法处理的问题,因此,如何针对CMP体系结构建立有效的图像并行处理算法很有意义。 本文首先分析了当前处理器的发展趋势,重点介绍了CMP体系结构的特点,其次介绍了图像匹配的原理和方法,接着对图像匹配中涉及的多种滤波、边缘检测、距离变换、排序等算法进行分析,根据算法中的数据相关等特征,提出了三种针对不同类型运算的并行优化方法,这三种并行算法均可以有效地克服CMP体系结构的两个瓶颈,并可达到较高的加速比,通过MPI编程验证了并行算法的正确性。这些算法的提出,为今后CMP系统的设计以及其他应用在CMP体系结构上的并行优化提供了参考。 最后,介绍了自行设计的一个图像匹配系统,该系统综合了多种图像处理功能,使用该系统得到的匹配结果也非常精确。

关键词： 嵌入式   非对称多处理器   操作系统   ARM   DSP  

摘要： 在嵌入式系统飞速发展的今天，非对称多处理器硬件构成的系统具有广泛的应用前景。但由于目前业界支持嵌入式非对称多处理器结构的操作系统尚无成熟的低成本产品，导致应用开发周期较长，滞后的软件系统制约了硬件的飞速发展。因此，构建一个嵌入式非对称多处理器操作系统的意义是非常重大的。 首先，本文提出了一个嵌入式非对称多处理器操作系统的框架，本文所提出的操作系统框架综合考虑了硬件平台对操作系统的需求。从中断机制、任务管理机制、通信机制等几方面入手设计了这个框架。它既能方便的管理调度整个系统物理上属于不同处理器的硬件资源，又为程序员提供了便捷的开发环境，同时还保证了整个系统的效率，即各处理器之间任务的分配、调度、同步等问题。此外，在提出这个操作系统框架的过程中，我们还详细分析了这个操作系统所适用的硬件平台，及该操作系统的层次结构以及针对这种硬件结构所必须具备的一些其它特点。 接下来，在TMS320VC5471双核处理器上实现了该操作系统框架。TMS320VC5471开发板上的双核处理器分别是ARM7TDMI和DSP核VC5471，子系统之间通过一块共享内存进行通信，它们拥有的硬件资

关键词： 系统芯片   SD卡   多处理器   固件   可编程逻辑器件  

摘要： 片上系统(System on Chip，SOC)设计技术是近年来出现的新技术，它的出现给电子行业带来了一次不小的变革。它正逐步取代传统的电子设计方法，并在消费电子、通信终端、网络设备等领域获得了广泛应用。本文采用最新的SOC设计方法和手段，初步建立了一个SOC软硬件协同设计平台，并在此设计平台上完成嵌入式系统硬件、软件的设计和相互验证。 SD卡和MMC卡是近几年最有市场的Flash存储卡，目前已经被广泛应用于数码相机、移动电话和PDA等消费电子领域。本文基于SOC设计平台，设计了用于SD和MMC卡工业生产的嵌入式系统。该系统能实现SD／MMC卡生产除了电装以外的大部分工序，包括卡的固件下载、卡的内容复制、卡的扫描和擦除以及卡的检测等功能。该系统采用以下几项新的设计方法：一是采用了基于FPGA的单芯片多处理器设计技术，能在和计算机实时通信的同时完成对8张SD／MMC卡的生产操作;二是采用了可下载Firmware的硬件结构，可以实现Firmware的随时更新和升级;三是实现了符合SD协议标准的接口模块，能够完成对SD／MMC卡的快速通信。目前这套系统已经成功投入工业化生产。 因为SD／MMC卡都是采用Flash作为存储介质的，而各种Flash存储器又千差万别，故本文又基于SD总线控制器和单片机设计了一套Flash芯片检测系统。该系统能够完成对Flash芯片的静态电流检测、芯片的擦除和芯片的等级分类等功能。目前该系统作为SD／MMC卡生产系统的辅助系统也已经投入工业使用。

关键词： 并行   多处理器   容错  

摘要： 随着科学技术的发展,工业生产自动化的程度日益提高,自动化控制系统也日趋复杂。不但对控制系统的处理速度提出了更高的要求,而且要求系统也同时需要具有很高的安全可靠性以及及时准确性。这就要求控制系统在硬件上,特别是软件上既要保证系统的实时性,同时又能很快的处理系统中出现的错误。正是在这种前提下,并行技术与多处理器技术得到了广泛的应用,并且相互融合,产生了多处理器并行技术。容错(Fault-tolerance)技术即容忍故障,考虑故障一旦发生时能够自动检测出来并使系统能够自动恢复正常运行。当某些指定的硬件故障或软件错误发生时,系统仍能执行规定的一组程序,或者说程序不会因系统中的故障而中止或被修改,并且执行结果也不包含系统中故障所引起的差错。本文的主要内容就是阐明如何在并行多处理器系统中实现系统容错的具体方法。 本文首先分析了并行多处理器系统容错所需要的多处理器技术、并行计算技术以及容错技术的理论。其次再结合所使用的系统,阐述并行多处理器系统容错的硬件基础以及具体的软件实现方法。本文的着重点是并行多处理器系统容错的软件实现。文章分别从系统的实时任务和后台任务两个方面阐明了实时容错以及自检容错两种容错方式的具体实现过程。 实时容错主要是在系统的正常运行中,随时检测系统中CPU、总线及总线上IO设备、外围传感器、多CPU间通讯、输入输出数据等功能模块的工作状态。根据检测结果依次判断各个功能模块是否出现故障,甚至导致整个系统出现不稳定的状态,并随时将检测故障的数据告诉监控人员,由其决定系统是否需要继续工作。这些都是由根据并行多处理器系统的特点所决定的。 自检容错是在系统维护时执行的任务,没有实时性的要求,一定要确保完成所需要的自检内容。程序主要检测各种硬件设备的工作状态是否正常,通过先将数据写到输出端口,再将从输入端口读回的反馈数据与预期结果进行比较的方法来判断各个设备的工作状态。自检完成后,将各个设备的故障记录告知维护人员,由维护人员根据具体的故障信息对系统硬件进行处理,更换故障设备,并决定系统是否可以投入到正常的工作中。

关键词： 嵌入式系统   汽车电子   CAN总线   LIN总线   电子控制单元   OSEK/VDX  

摘要： 嵌入式系统是具有特定功能的专用计算机系统,因其具有体积小,功耗低,成本低和处理速度快等优点而被广泛应用于各个领域,在应用数量上远远超过了各种通用计算机,有着无比广泛的市场前景。同时,在某些特定领域(例如航空航天,汽车,工业控制等),嵌入式系统发挥着越来越重要的作用。 汽车电子是指汽车上应用的电子化和电子信息技术及相关电子技术的总称。随着汽车电子的快速发展,一种有效支持分布式控制或实时控制的串行通信网络——CAN(Controller Area Network)现场总线逐渐被广泛应用于汽车网络中,为汽车嵌入式分布式控制系统实现各节点之间实时、可靠的数据通信提供了强有力的技术支持。 本论文从硬件角度对面向汽车电子的嵌入式分布式系统的理论基础、系统架构、组成方法作了详细论述,并据此在参考现代汽车网络结构设计的基础上设计了基于CAN、LIN总线,支持分布式实时结构的OSEK/VDX标准、μC/OS-II或μCLinux嵌入式操作系统的嵌入式分布式汽车网络硬件平台。内容涉及CAN-LIN型汽车分层网络的架构、网络节点组成设计、连接CAN和LIN两种网络的网关设置(包括与PC机通讯的USB接口)、总线接口(CAN总线接口、LIN总线接口)、外围通信接口(包括RS-232、USB接口)、DC-DC隔离电源模块等。本论文还简要介绍了用于汽车电子的、带有接口的操作系统规范OSEK/VDX,以及μC/OS-II和μCLinux嵌入式操作系统在嵌入式系统中的不同应用。 该设计的通用性及实用性比较高,除了应用于汽车网络的设计,还可以移植到其他工业控制领域。

关键词： 多处理器系统   实时嵌入式系统   可靠性   容错  

摘要： 随着实时计算技术的飞速发展,实时系统已成为安全关键应用的核心控制部件和影响性能的决定性因素。随着软件功能和性能的大幅度提高,实时软件的可靠性成为限制系统可靠性的瓶颈。容错,作为保障实时软件可靠性的重要技术,已经成为实时系统研究的热点问题。 本文首先介绍了系统可靠性的基本概念;详细分析了基本的可靠性保障技术,特别是软件容错和硬件容错的基本技术;归纳了制约容错技术在实时系统中的应用的两个核心问题:一是大多数容错系统以硬件容错为主,对于软件错误无能为力;二是实时计算机系统设计中软硬件耦合度低的特点不利于系统可靠性设计,特别是软件容错设计;导出了现代错误容忍设计急待解决的关键问题:确保硬件忍错,强化软件容错,在系统级整合软、硬件容错。 在此基础上,本文对容错关键技术和多处理器系统进行了深入地研究,结合多处理器结构和现代操作系统的分层结构思想,提出了一种基于松耦合多处理器体系结构的实时嵌入式容错系统设计方案,以达到从整体上提高系统可靠性的目的。 接着,基于自行研制的实时操作系统ERTOS,采用该设计方案构造了双机容错实现模型,并在予以实现。 此外,论文对计算机容错系统的理论基础、模型结构、组成方法以及评价过程作了详细的论述,并具体针对三模混合冗余、带热备份的双机系统和本文设计的双机容错系统,用马尔可夫模型进行描述和可靠度仿真。 总之,本文设计的嵌入式多处理器实时容错的方案无缝整合了计算机硬件级、操作系统级、应用级的容错技术,从整体上提高系统可靠性的目的。用马尔可夫状态图法进行数值模拟的结果表明:该设计方案能够从整体上显著地提高系统的可靠性水平。