关键词： 多处理器   实时系统   动态调度   调度成功率   算法   优化  

摘要： 提出了一种实时多处理器系统的新的高效动态调度算法——动态分批优化调度算法 ,该算法突破了以往算法中一次只安排一项任务的做法 ,采用在每次扩充当前局部调度时 ,按一定规则在待调度的任务集中选取一批任务 ,对该批任务中的每项任务在每个处理器上运行构造目标函数 ,将问题转化为非平衡分配问题 ,一次性为这些任务都安排一个处理器或为每个处理器安排一项任务 ,使得这种安排具有最好的“合适性”,以增大未安排任务的可行性 .这种方法极大地提高了算法的调度成功率 .同时 ,为了研究该算法的有效性 ,对其进行了大量的模拟 ,分析了一些任务参数的变化对算法调度成功率的影响 ,并与节约算法的调度成功率进行了比较 .模拟结果显示 ,在节约算法的调度成功率小于 10 %的约束条件下 ,该算法的调度成功率大于 90 % ,说明新算法的优势是非常明显的 .

摘要： 处理器体系结构面临的挑战当前,通用微处理器体系结构正在面临着严峻的挑战,也面临着创新的机遇.半导体技术持续进步

关键词： 机器视觉   目的视觉   皮肤症状识别   图像识别   特征提取   特征选择   多处理器  

摘要： 目的视觉是近年来机器视觉的研究热点,目的视觉强调视觉系统应具有主动感知能力,应基于一定的任务或目的。鉴于目的视觉的重要性,智能皮肤诊断的实用性,以显微皮肤图像症状识别为切入点,研究基于目的机器视觉的皮肤症状图像的分析和处理方法,建立相应的算法模型及其芯片实现方案。 本课题主要研究内容,包括目的机器视觉（皮肤图像处理）的算法模型建立、基于51内核的MV-01高性能微处理器IP核设计、基于多处理器的目的机器视觉系统芯片的设计。主要工作和成果包括以下几个方面: 1、皮肤图象的预处理 对于皮肤图像提出一种基于二进小波变换、计算二阶小波分解模值、以动态阈值法消除局部极大值的去噪方法,使重构的图像能消除汗毛等噪声而保留图像的边缘和细节。本方法不仅适用于皮肤症状图像的消噪,亦可应用于如基因阵列图等其他的消噪处理;提出一种针对皮肤症状的自适应图像分割方法。将皮肤图像从RGB彩色空间转换到HSI彩色空间,用S（饱和度）来表示图像信息,这样不仅能将原先的三维处理简化为一维处理,而且保留了图像的颜色信息。以皮肤症状图像的S域标准差σ为判据,当σ较大时,采用最大类间方差动态阈值法,当σ较小时,采用改进的S域动态阈值分割法,使得即可解决大动态范围图像标准差的图像分割问题,又可提高分割精度。 2、皮肤图像的特征提取、选择和症状识别从皮肤显微图像中提取症状皮肤图像和选取相应的分割图后,通过对皮肤症状的分类研究建立皮肤特征检测提取策略,从而提出一组包括症状面积、最大/最小直径、症状内部的及边缘的颜色在内的症状图像处理特征。在此基础上提出一种基于回归分析法的反映这些处理特征量之间的线性关系的数学模型,通过检测出它们之间的相关性,选择那些回归建模过程中不相关的特征重构特征向量,从而找出线性独立的特征参数,可显著降低特征空间维数;采用统计模式识别中的基于距离函数的模式分类方法,建立一组基于马氏距离函数识别的判据准则,这比常用的基于欧氏距离函数的准则可减少误判,从而可简化运算和提高对症状的识别率。 3、MV-01处理器及机器视觉处理器的设计

关键词： 多处理器   数据交换   控制系统   剑杆织机   电源监控  

摘要： 纺织业的飞速发展使得织机向高速、宽幅、高适应性方向发展。剑杆织机作为无梭织机的一种,以其灵活多变的品种适应性深受用户的青睐。在剑杆织机的研制过程中,控制系统的设计对于织机系统功能的实现有着非常大的影响。 高速织机对主控制系统数据处理的实时性要求较高,因此目前不少织机生产厂商采用比较昂贵的工控机作为控制核心。为了解决控制系统性能和价格之间的矛盾,本文在设计剑杆织机主控制系统时,借鉴了国内外先进高速织机控制系统的设计思路,提出了多处理器的控制方案。这种控制方案满足了实时控制的要求,提高了数据的综合处理速度,降低了控制软件的设计难度,减少了控制系统的制造成本。 本文的研究内容就是剑杆织机多处理器主控系统控制方案的设计、实现和测试。主控系统设计方案中使用了两片8位微处理器作为控制核心。根据两片微处理器在系统中的作用不同,将主控系统分为两个子系统:主处理器系统和协处理器系统。 主处理器系统包括主处理器同协处理器的接口电路、同送经卷曲部分的接口电路、同显控部分的接口电路、同接口板的数据传输电路等。其中主处理器同协处理器的接口电路实现了织机控制软件的并行运行,提高了系统控制能力。同显控部分的电路实现了生产参数的传输存储和织机状态的实时显示。同送经卷曲部分的电路实现了对织机送经卷曲动作的监控。同接口板的数据传输电路实现了织机各种状态的检测和动作的控制以及状态报警等功能。 协处理器系统包括电源监控电路、各接口板电源状态监控电路、主轴编码器接口电路和系统时间控制电路等。协处理器主要负责主轴位置的确定和各接口板状态监控及时间保持等辅助信息的处理。主控系统实现了状态数据的实时处理,满足了织机控制的高速、高精度要求。

关键词： 视频编码   并行多处理器   编码器   多媒体   数字视频  

摘要： 本文首先介绍了H.261、H.263和CT3400及其开发系统，根据CT3400的结构特点、H.261和H.263的编码流程，提出了H.26l和H.263并行编码器的的实现方案：把编码任务分割为多个可并行的小任务，每个处理器负责一个小任务，实现编码流程的流水线操作。 本文的主要工作是用CT3400上的多个DSE和PE实现H.261和H.263并行编码器，并实现了H.263的部分可选模式和优化算法，然后利用CT3400提供的SIMD和PIMAC对H.263编码器作了部分代码级优化。本文实现的H.261和H.263并行编码器实验效果都比较理想，能达到实时编码。最后给出了实验结果，最后对所做工作进行了回顾和总结。

关键词： 监测接收机   软件无线电   DSP   ADSP-TS101   多处理器  

摘要： 随着无线通信技术的发展,频谱资源也变得越来越紧张。为了提高频谱资源的利用率,维护控制通道的畅通,对无线电信号进行频谱监测就成为了必要。近年来,随着软件无线电技术的发展,监测水平取得了很大进步。但对于频段覆盖范围较宽(20-3000MHz)、扫描速度快(1GHz/s 以上),并具备快速全频段实时频谱显示和记录的无线电监测接收设备,目前我国尚不能生产,国内现在已经进口的宽频段监测接收机一般也只能进行低速扫描,无法满足实际的要求。从少数发达国家进口,不仅价格昂贵,往往需要几十万美元,而且还要受到对方的出口限制,甚至技术封锁。 本课题涉及的宽带数字化监测接收机在原有窄带数字化监测接收机VXI-3570 的基础上进行改进,增大频谱扫描的步进长度,提高监测的效率。从前面板上引出宽带中频信号,对其进行大步进扫描,得到的数据量大,要求的实时性高,对后端的DSP 模块提出了很高的要求,这就需要后面的数字信号处理部分就要做相应改动,另做一套适用于宽带扫描的快速数字信号处理方法。 本文作者在对软件无线电技术做了深入研究的基础上,提出了对中频数字信号进行中频处理,基带处理,信号识别等一系列处理模块,可基本完成本项目对DSP 模块提出的要求。 本文首先对总体的运算量做了整体估计,并对信号处理流程做了讨论。通过比较ASIC、FPGA、DSP 以及专用CPU 的优缺点,最后作者采用AD 公司的高性能数字信号处理器ADSP-TS101。ADSP-TS101 是TigerSHARC 系列DSP 中的一款,具有工作频率高、浮点运算能力强大、高速度数据吞吐量以及大容量的片内存储器的特点,并且片内有专门的解决通信算法的运算单元,可直接进行Viterbi 译码,非常适合于软件无线电领域。本系统首先对收到的中频数字信号进行数字下变频(Digital Down Conversion),并进行基带滤波(Baseband Filter),得到两路正交信号I、Q。分别对I、Q 两路信号进行处理,最后得到感兴趣的信息。在该算法的实现过程中,作者用了大量实验、仿真等手段为辅助,并在ADSP TS-101 EZ-KIT LITE 上进行调试。本文给出了在VisualDSP++环境下进行多片TS-101 处理器联调的过程和方法。最后,作者对DSP 编程过程中的程序优化提出了一些方法。

关键词： SWT结构   线程级并行性   线程级前瞻执行   线程划分   线程间数据相关性   线程控制单元  

摘要： 提高微处理器性能是广大研究者们不懈追求的目标。目前半导体工艺水平的飞速发展，为芯片设计提供了广阔的空间，如何有效利用这些不断增长的片上资源，以更短的时间开发出更快、更高效的微处理器，是当前计算机体系结构进一步发展面临的极为重要的课题之一。 采用传统的微处理器体系结构，通过开发深度指令级并行性(ILP)来提高微处理器性能受到开发时机、开发范围、自身结构和硬件实现等多方面的限制。采用片上多线程结构，通过挖掘程序的线程级并行性(TLP)克服指令级并行性难于开发的缺陷是一种有效的做法，单芯片多处理器(SCMP)结构更在开发TLP的同时可以兼顾硬件实现的简洁性，充分体现了其良好的性能潜力和实现优势。研究面向通用程序的SCMP具有很好的研究和应用价值。本文以提高通用程序在SCMP上的执行效率为目的，针对其中的关键技术进行了深入研究，主要取得了以下几个方面的研究成果： 1、提出了一种支持线程级前瞻执行(TLS)的SCMP模型——SWT(SCMP With TLS)。SWT结构在切实遵循SCMP的设计原则的同时，充分考虑通用程序的结构特征，通过非常自然的方式实现TLS，而TLS可以大大简化在通用程序中开发TLP的软硬件技术的复杂性。 2、提出了一种面向通用程序的线程划分算法。该算法充分考虑影响通用程序在多线程结构特别是SCMP结构中执行效率的各种因素；以程序控制流图(CFG)为基础，借助profiling信息对影响线程划分效果的线程体积、线程间的数据相关性等进行量化研究；建立序关系，进行程序结构分析，以简化线程划分难度。在该算法的启发式原则设计中融合了TLP开发硬件开销，在流程设计中考虑了面向SCMP之外其他多线程结构的适用性。 3、提出了基于双环结构的数据相关性解决方法。线程间的存储数据相关性是多线程结构不可避免的问题，解决数据相关性策略的优劣直接影响到处理器的执行效率。基于SWT结构，我们将TLS的数据前瞻和数据相关性统一起来，设计实现了一种基于双环结构的数据相关性解决方法。该方法硬件设计实现简单，消除了线程间的显式同步，降低了数据相关性维护操作的访问冲突。 4、提出了两阶段线程并行执行控制和通信机制。线程并行执行控制和通信机制是实现线程级并行执行的关键，本文设计的控制和通信机制充分利用片上高带宽和低延迟的优势，通过分布的线程控制单元(TCU)部件互相协同，以两阶段执行方式完成线程创建、重启、提交、清除等操作和寄存器级的数据通信，从而降低并覆盖了部分控制和通信开销，保持了良好的扩展性。 以提高通用程序的执行效率为目标的上述各个技术环节紧密结合、互为补充，是成功的关键。实验及测试结果表明，SWT结构能够在保有SCMP硬件实现优势的基础上，深

关键词： 星载嵌入式并行计算机   RTEMS   星载嵌入式多处理器操作系统   共享I/O驱动模型   1553B总线   IEEE1394总线   嵌入式系统软件可靠性与测试  

摘要： 当前,随着我国航天任务需求的增长,原来单CPU的星载计算机控制系统无法满足太空探索中对于大量信息处理的需求。在满足航空芯片抗辐射性能要求下,单CPU的频率无法持续增长,研究星载嵌入式多处理器系统对于我国的航天事业具有十分深远的意义。 星载嵌入式多处理器系统的研究是一个具有挑战性的研究领域,涉及到并行计算理论、实时系统原理以及系统容错和可靠性设计验证理论。这些理论的综合应用也是星载嵌入式多处理器系统研究的难点。在多处理器系统体系结构的研究实现上,我们采用了双CPU共享内存的类SMP结构,同时进行了系统冷备份冗余的容错设计,保证星载多处理器实时系统的可靠性。在并行操作系统方面,我们在分析研究优秀的实时开源嵌入式操作系统RTEMS的基础上,设计了基于硬件平台的星载多处理器实时操作系统。 本文重点研究在多处理器共享I/O的系统中,星载嵌入式多处理器实时操作系统对于共享I/O的访问策略及驱动模型。通用并行体系结构下共享I/O的研究成果不能普遍适用,并且没有考虑星载计算机系统中的任务对于实时性的要求。本文在研究星载多处理器体系结构以及多处理器操作系统原理的基础之上,提出了适合于多处理器共享I/O环境下的多个驱动模型,这些模型兼顾了I/O访问效率和实时系统强实时性的特点,适合应用于实时多处理器共享I/O系统中。 本文在详细分析RTEMS设计原理和关键技术的基础上,将RTEMS修改成适合于星载嵌入式多处理器系统的实时多处理器操作系统。多处理器实时操作系统根据硬件系统的需求扩充了设备驱动组件中对于I/O系统的支持。我们研发的星载嵌入式多处理器系统的I/O子系统采用了可靠性高的1553B总线以及传输速率高的IEEE1394总线,从而满足了系统对于可靠性和信息处理能力的要求。本文详细分析了两种总线协议的原理并给出了其在RTEMS下的驱动实现。 我们设计的星载嵌入式多处理器系统要求极高的软硬件可靠性。在实时系统软件可靠性和测试的研究中,本文总结了几种提高软件可靠性的方法并重点调研了几种高效的嵌入式软件系统管理测试工具。最后,利用PC-lint进行了驱动代码测试的实践并详细分析了基于MISRA-C规范设计的驱动代码测试结果。

关键词： RTEMS   多处理器   RM调度算法   共享内存   DSIS  

摘要： 随着数字信息技术的发展,嵌入式操作系统不仅渗透到科学研究,工程技术等领域,与人们的生活联系也越来越密切。因此嵌入式操作系统成为当前研究的热点,而RTEMS (Real-Time Executive for Multiprocessor Systems)以其稳定性、实时性、开发速度快和对多处理器的支持等特性得到更多的关注。 本文首先分析了RTEMS的体系结构,重点分析了RTEMS对多处理器的支持,在此基础上设计实现了RTEMS对SPARC多处理器的支持—RTEMS-for-SPARC。为了给RTEMS-for-SPARC提供一个实验验证环境,本文设计实现了一个支持双CPU的SPARC模拟器DSIS(Double processors of SIS(SPARC Instruction Simulator))。 本文研究的主要内容包括: (1) SPARC多处理器通信层--MPCLS(MultiProcessor Communication for SPARC):包括SPARC多处理器通信接口层、共享内存实现层和与硬件相关层。本文实现了MPCLS的功能设计。 (2)可扩展的任务调度框架--STSF(Scalable Task Schedule Frame):本文设计的可扩展的多处理器任务调度框架弥补了RTEMS只采用一种调度算法--RM调度算法带来的局限性,并实现了更高性能的基于双优先级策略的RM调度算法。 (3) SPARC多处理器模拟器DSIS:本文实现了基于共享内存的SPARC多处理器模拟器,为验证操作系统的正确性提供了一个环境。

关键词： 实时多处理器操作系统内核   生产者—消费者模型   TM1300   pSOS+m  

摘要： 介绍一种基于实时多处理器操作系统内核的视频终端设计,其中主要介绍了终端的系统结构和基于实时多处理器操作系统内核下本系统的关键编程技术。