关键词:
忆阻神经网络电路
巴甫洛夫联想记忆
遗忘过程
权重同步调整
模式识别
忆阻A/D转换器
摘要:
机器学习的不断发展、大数据技术和深度学习的快速兴起,对数据处理硬件的速度、体积、功耗提出越来越高的要求。但是受到摩尔定律逐渐失效和冯·诺依曼架构瓶颈的制约,现有的CMOS硬件平台已经渐渐不能满足海量数据处理的需求,这促使人们开始探索下一代的数据处理硬件。在新兴的数据处理硬件平台中,忆阻神经网络电路被认为是解决现有制约的最具潜力的硬件平台之一。因此,研究忆阻神经网络电路设计具有重要意义。模拟联想记忆、STDP、稳态可塑性等生物特征的忆阻神经网络电路设计,是实现仿生忆阻硬件平台的基础。现有的模拟联想记忆的忆阻神经网络电路只侧重于模拟联想记忆的功能,而电路运行过程中相关参数的变化未知,这不利于电路的扩展和应用。另一方面,忆阻神经网络电路可以实现计算加速,并经过神经网络算法训练后完成模式识别功能。现有的模式识别忆阻神经网络电路存在突触权重不能同步调整、电路结构与训练算法不匹配等不足之处。本文根据联想记忆和模式识别的特点,研究相应的忆阻神经网络电路设计,解决了现有研究中存在的相关不足,主要的研究内容如下:首先,本文提出由四个MOS管和一个忆阻器组成的忆阻值双向调节电路,并推导出控制信号作用时间与忆阻值变化之间的关系。使用忆阻值双向调节电路作为突触电路,设计了模拟联想记忆的忆阻神经网络电路,来模仿巴甫洛夫联想记忆及其遗忘过程。进而,通过改进忆阻值双向调节电路,提出一种与数字逻辑信号兼容的神经元电路。根据联想记忆的工作机理,使用数字逻辑器件对此神经元电路进行扩展设计,构建了苹果辨别网络电路和苹果特征回忆网络电路。所设计的联想记忆网络电路在运行过程中的相关参数变化,可以使用推导得到的等式近似计算,从而便于电路的扩展和应用。其次,本文提出一种输入为二值信号的神经元电路,用于对应的模式识别功能。它的突触电路可以随着忆阻值的变化表示负权重、零权重、正权重,并且文中推导出控制信号持续时间与突触权重变化的关系。然后,基于此神经元电路,设计了单层的字符识别网络电路和多层的模式分类网络电路。在字符识别网络和模式分类网络的一次迭代训练过程中,所有需要调整的突触电路可以一起调节权重,只需一次调节就完成迭代,实现了突触权重的同步调整,提高了忆阻神经网络电路的训练速度。进一步,本文提出一种可以输入连续信号的神经元电路,并基于此神经元电路,设计了输入为连续信号的多层模式识别忆阻神经网络电路。通过设置网络中选通控制信号的逻辑电平,此多层网络电路可以在一次迭代训练中,实现突触权重的同步调整。接着,根据此多层网络的电路结构,提出一种鸢尾花分类网络电路。此鸢尾花分类网络的电路结构能够良好地匹配反向传播算法,并且在训练之后达到了较高的分类精度。结合联想记忆的工作机理与所设计的忆阻神经网络电路的特点,本文提出一种基于联想记忆的可重构忆阻神经网络电路。此可重构网络根据联想记忆中的学习与遗忘,将相应的突触电路断开连接后送入突触电路块,改变对应的电路结构实现重构。对于现有的大多数模式识别忆阻神经网络电路,A/D转换是它们运行中的必要步骤。基于CMOS双积分型A/D转换器,结合忆阻器的优良特性,本文提出一种忆阻A/D转换器。相对于CMOS双积分型A/D转换器,提出的忆阻A/D转换器具有更紧凑的电路结构、较简单的控制时序、更好的可集成性。而且,此忆阻A/D转换器还具有良好的抗干扰能力和鲁棒性。本文的最后概括总结了文中的研究内容,并对未来可以进一步研究的问题进行了展望。