关键词： 低功耗   电源门控   Live-Slave-FF   IO-HUB   UVM验证  

摘要： 随着集成电路产业的蓬勃发展,小到LED灯大到手机芯片、CPU芯片,集成电路正在推动着科技的发展,提高了人们的生活水平,成为人们生活中不可或缺的重要组成部分。同时,随着人们对于微处理器设备要求的提高,使得CPU芯片的集成度和复杂度也越来越高,功耗问题也成为了制约CPU芯片性能的关键因素。因此,低功耗技术的研究对于CPU芯片的发展至关重要。本研究主要基于CPU的北桥子系统模块,提出了两种有效的低功耗方案。 北桥子系统的输入/输出集线器(Input Output Hub,IO-HUB)模块作为高性能的I/O互连模块,主要用于CPU与下游系统客户端的通信。为了能够降低IO-HUB模块的功耗,本文主要对以下内容进行了研究:(1)提出了基于IO-HUB的电源门控设计。在IO-HUB模块处于空闲状态时,采用集成电源门控、保持触发器以及时序逻辑控制模块的设计,减少模块内部产生的不必要的功耗。首先设计了PGFSM(Power Gating Finite-state Machine,PGFSM)用于控制IO-HUB模块ONOFF域电源的关断,使用LiveSlave-FF代替普通寄存器电路,不需要额外的控制信号引脚,且面积上更加接近普通寄存器,缩短了唤醒时间。设计了时序逻辑控制模块控制连接到ONOFF域模块的上下电信号、时钟信号等关键信号的逻辑关系,最后通过UPF定义电源域、保持寄存器以及隔离单元等。(2)提出了对IO-HUB模块在特定场景下的功耗优化设计方案。当北桥所有的IP长期处于空闲状态时,控制IO-HUB模块进入断电模式,切断模块的电源,进一步降低北桥的功耗。通过设计控制电源关断的各个模块以及握手协议,实现了IO-HUB模块的断电控制以及断电重启后对寄存器值的保存与恢复。(3)基于UVM验证方法学搭建了验证平台,提取验证功能点,制定验证计划,完成了对低功耗设计功能的验证。使用UPF文件和Power-Aware低功耗模拟验证平台,对隔离单元的插入、电源域的划分等进行了仿真,验证了电源门控电路的正确性。最后,采用Power Artist低功耗仿真分析工具,主要对优化后的电路进行了功耗仿真,与优化前相比北桥IO-HUB模块的动态功耗降低了19.36%,静态功耗降低了约26.96%,整体的总功耗降低了约23.56%。 综上所述,本文采用的低功耗优化方法,有效降低了北桥子系统模块的功耗并优化了模块的性能,对于低功耗设计的应用具有重要意义。

关键词： 近地层紫外通信   调制/解调一体化   FPGA   集成性   低功耗  

摘要： 近地层紫外自由空间通信是一种利用日盲区紫外光的强抗干扰能力来进行交互信号的新颖非直视保密通信方式。传统分立紫外自由空间通信多采用调制发射端和解调接收端相互独立的通信模式,造成系统集成度不够、高功耗和可靠性低等缺点。为了增强系统集成性、环境适应性和经济性,将开展基于FPGA开发平台的近地层紫外自由空间通信调制/解调一体化设计,在硬件集成的基础上进行软件一体化设计。为此本课题在明确技术指标的情况下,主要对系统的总体设计方案、关键技术选择和一体化Verilog代码实现三个方面进行研究。首先,在阐述近地层紫外通信调制/解调一体化设计的系统工作原理的基础上,分析总体设计的设计流程及设计思路,并提出了设计低功耗的技术指标,同时对调制/解调一体化设计方案的各个关键环节进行了详细分析。其次,在紫外通信调制/解调一体化总体设计分析的基础上,对总体设计中的关键技术(调制技术、解调技术和编解码技术)进行定性分析,比较其特性及优缺点,并结合实际筛选出符合要求的设计方案,选用2FSK调制和卷积码编码作为调制方案,选用频率计解调和维特比解码作为解调方案。最后,在确认了设计方案、技术指标和关键性技术的基础上,利用Xilinx系列FPGA开发平台稳定、数据分析能力强的特点,对紫外通信调制/解调一体化设计方案进行Verilog代码实现。试验过程中,为了缩短验证时间采用Model Sim软件进行功能预仿真,预仿真通过后采用Vivado软件完成系统功能仿真、逻辑综合、时序波形分析、实现功率报告等。最终实现设计方案调制/解调功能,其中芯片功耗399m W,CLB占比0.2%,IOB占比27.65%。设计结果表明,所设计的近地层紫外自由空间通信调制/解调一体化系统符合系统技术要求,具有生产制造,装配可实现性。本设计思路和方法具有理论及工程应用意义。

关键词： 电机驱动芯片   优化设计   双边电荷泵   H桥架构   栅极电压  

摘要： 电机驱动芯片作为智能功率集成电路领域中非常重要的组成部分，凭借体积小、实用性高等优势，在工业、航天、医疗等领域都有广泛地应用。现代电机驱动芯片的研究主要集中于保证高可靠性的前提下，提高驱动效率和芯片的集成度，低功耗及小型化是当前电机驱动芯片的发展趋势，因此从该角度对电机驱动芯片进行深入研究具有重要意义。　　本文首先分析了电机驱动芯片中输出电路、驱动电路和温度检测电路的基本原理，对功率管的动态工作过程、电荷泵损耗和温度检测误差等重要影响因素进行了设计优化，然后确定了功率驱动级双边电荷泵H桥架构以及各种保护功能。双边电荷泵架构采用高低边电荷泵分别产生H桥高低边功率管所需的栅极电压，为高边NMOS功率管的栅极提供高于功率电压VM的驱动电压，并在低压情况下为低边NMOS功率管提供合适的栅极电压，使功率管始终工作在深线性区。同时，设计了高精度低功耗的温度检测电路，利用电阻对BJT的高阶温度特性进行补偿。典型情况下，温度检测电路最大误差为0.83℃，测温电路功耗仅为3.21μW，保持高精度的同时减小了电路的自身功耗，可以保障电机驱动芯片实现精准的温度检测。　　本文基于 0.18μm 35V BCD 工艺完成了低压有刷直流电机驱动芯片的电路搭建，芯片采用双电源供电模式，支持恒压和脉冲宽度调制（Pulse Width Modulation，PWM）两种控制方式，并具有IN1/IN2和EN/PH两种控制逻辑。通过Cadence软件对芯片进行整体仿真和版图设计后，进行了流片验证和板级测试。测试结果表明，逻辑电源VCC最低可工作在1.8V，功率电源VM最高可工作在11V，功率管导通电阻仅为0.3Ω，输出电流峰值可达 1.8A。同时，芯片内部集成的过温、过流及欠压等保护电路能保障芯片工作的可靠性。综上所述，本文设计的电机驱动芯片能正确实现所设计的功能，并且芯片的性能参数都满足设计指标，对电机具有良好的控制效果。

关键词： 动态称重   压电效应   能量收集   低功耗   无线传输  

摘要： 交通运输牵连着各地文化和经济的发展脉络,是国家大力发展的基础行业,但同时也滋生了很多超限超载现象。动态称重作为治理这一现象的方式已然发展了几十年,但依旧存在着成本较高、安装检修困难、布线工程繁琐、破坏路面结构严重等问题,针对以上问题,通过比较选材、小型化设计、无线数据传输、压电能量收集等研究方法解决上述不足,设计一款基于压电效应的自供能无线动态称重传感器节点。具体研究内容有以下几个方面:(1)综合分析国内外路面动态称重和压电能量收集方面的研究现状,决定了传感器节点的总体框架和设计要点,并对压电效应和称重原理进行了阐述。(2)通过比选各种压电材料、压电陶瓷和结构构型,压电传感单元结构最终确定为并联连接方式的三PZT-5H型压电陶瓷堆栈式,然后运用workbench软件对其进行静力学应力应变仿真,最后对多个压电传感单元进行封装设计。(3)无线称重传感模块的设计细分为信号采集、核心处理、数据传输三模块,分别研究设计了这三个模块的主要硬件和相关电路,并制作实物电路板,然后用实物搭配万能试验机做相关无线传输实验。(4)分析压电发电特点为高电压非稳态交流电,选择有整流降压功能的LTC3588-1为能量收集电路和磷酸铁锂电池为储能元件,然后利用万能试验机对传感器节点施加递增载荷,测试其压电性能和LTC3588-1能量收集电路的实用性。在相同假设条件下,对电子元器件的消耗能量和LTC3588-1的收集能量做了一个功耗分析计算,计算结果显示后者更大,证明了自供能的合理性。

关键词： 5G网络   智能化无线资源   调度算法  

摘要： 随着现代通信技术的不断发展和半导体工艺的更新换代，高速采样、高精度分辨率、低功耗设计以及更小尺寸设计是现代模数转换器（Analog-to-Digital Converter,ADC）芯片的发展方向。逐次逼近型（Successive Approximation Register,SAR）ADC因为具有较为简单的电路拓扑结构以及低功耗特性，是近年来ADC芯片研发的热点方向。传统的SAR ADC因为系统噪声和器件失配等因素的限制，只能实现中低精度的应用。本文基于开关电容的无源噪声整形，设计出一种十位低功耗的SAR ADC。通过分析SAR ADC的非线性影响因素，结合噪声整形技术，实现了基于开关电容的无源二阶噪声整形。该技术只需要在传统SAR ADC的基础上增加两个开关和两个电容，无需传统噪声整形的积分器件，有效降低了SAR ADC的整体功耗和SAR ADC工作频段的带内噪声，提高了SAR ADC的精度。本文的设计是基于中芯国际SMIC 0.13um的CMOS工艺搭建而成，并在Cadence Virtuoso平台进行电路绘制，使用ADE(Analog-Design-Environment)进行电路仿真，并完成了电路的版图绘制。其中电源电压是1.2V，在采样频率为2MS/s下进行电路仿真。验证得出：无杂散动态范围为64.8dB，信噪失真比为59.2dB，有效位数是9.54bit。ADC整体性能符合设计目标。

关键词： OpenWSN   WISA470射频芯片   低功耗   时间同步   时隙跳频  

摘要： 工业有线网络部署的成本与现场安全问题使得工业网络走向“无线化”。然而,工业现场设备有限的硬件资源、有限的能量供给以及对突发事件的实时传输要求对工业无线网络的部署带来挑战。作为众多工业无线网络标准所采用的技术,时隙跳频(Time Slotted Channel Hopping,TSCH)使得工业无线网络具有低功耗与高可靠的传输性能,从而满足了工业现场部署对设备以及网络的要求。时间同步技术是工业无线传感器网络中的关键技术,决定着网络是否可以可靠传输,及保持低功耗。无线传感器网络庞大而复杂,一般选择分布式方法构建网络,即时隙跳频网络。本文主要研究时隙跳频网络中的时间同步问题。主要工作内容如下:首先,基于加州大学伯克利分校创建的名为Open WSN的项目,于自主开发平台(STM32F103RCT6+WISA470)上实现了网络同步、设备加入和时钟同步。经过实验得出,在多跳网络中时间同步偏差叠加,最终会导致“时钟振荡”的发生。因此需要修改时间同步算法,引出接下来的自适应时间补偿同步协议。其次,本文在硬件节点上使用了种基于自适应时间补偿的低开销单跳同步算法,利用同步间隔与同步“保护时间”之间的关系,自适应的调整数据包同步间隔。相对于无时间补偿的同步方法,自适应时间补偿算法可以减少44%的同步数据包的发送次数,与此同时还可以保持节点之间100微秒以内的同步精度。针对温度对节点时钟的影响,该算法利用温度传感器采集的信息实时监测温度变化对时钟漂移的影响,当温度差值变化超过阈值时,节点采取重置同步间隔的方式来重新启动自适应时间补偿同步算法。再次,面对多跳的情景,在这个硬件平台上使用了一种抑制时钟偏差传递的跟随式多跳网络时钟协调同步算法。通过时隙跳频信标帧向周围节点广播自身的同步时刻信息,节点在时钟源邻居节点同步(同步精度最高的时刻)之后,立即与时钟源节点进行同步,从而获得100微秒内的时间同步精度。多跳网络协调同步算法解决了在部署时,由于同步时刻随机的原因,导致距离全网时钟源较远的节点的时钟偏差超出“保护时间”,并因此失去同步的问题。综上,论文对面向工业物联网应用的TSCH模式的时钟同步问题进行了较为深入的研究,结合前人提出的自适应时钟同步算法,通过实验测试表明,这种方法可以充分降低硬件节点的功耗,并提升通信的可靠性。

关键词： RC振荡器   调频   低压   低功耗  

摘要： 在EEPROM的各种应用方案中,其读写功能的速度是一个重要的参数指标,因此振荡器被广泛用作控制设备的片内和片外的时钟源。随着集成电路技术的不断发展,对振荡器的性能、稳定性、功耗、面积等方面提出了越来越高的要求,对振荡器的设计提出了更高的挑战。越来越多的研究人员现在正尝试设计新的电路结构,希望能在不同振荡器的性能特征之间找到一个平衡点。然而,传统RC振荡器的性能受到温度和电源电压等因素的影响,这将会导致其工作频率变得不稳定,例如有时候会产生跳变的情况。近年来,关于RC振荡器的研究很多,这些研究都是为了降低RC振荡器的功耗,提高其频率稳定性。随着芯片集成度的提高和应用范围的扩大,片上时钟的高精度和良好的稳定性显得非常重要。然而,随着智能设备的快速发展,对EEPROM芯片的低功耗和低成本的要求越来越高,因此片上时钟的集成需要考虑到成本问题。尽管晶体振荡器具有较高的精度和稳定性,但它不适合片上集成,所以RC振荡器就成为了首选。本文旨在基于已有的EEPROM芯片设计一个低压低功耗的的含有带隙基准源的RC振荡器选频电路。本文采用ASMC 0.15μm工艺,基于Cadence Virtuoso平台设计了一款低压低功耗的可以调频的RC张弛振荡器,完成了振荡器的功能仿真和版图设计,在TT工艺角,温度范围从-40°C变化到135°C下,振荡器可以工作的最低工作电压为1.3V,并且在电源电压为5V情况下,可以调节电路的频率4MHz到16MHz频率可调,温度系数为9.516ppm/°C,最低消耗的功耗仅为39μW。版图设计方面,最终的面积为171.2μm*170.6μm,并且进行DRC和LVS的检查。综上所述,本文所设计的基于EEPROM的时序模块电路,在工艺、温度、电源电压影响下仍能够具有稳定的频率输出。

关键词： 物联网   能量收集   多源微能量   最大功率点追踪  

摘要： 随着物联网技术的普及和发展,各种物联网设备已逐渐出现在生活的方方面面,传统的电池供电由于不能长期供能、环境污染等局限性,已不适用于数量庞大的物联网设备。从周围环境中采集各种微能源为物联网设备供电已成为新兴的研究方向和研究热点,能量收集也成为实现低功耗物联网的关键技术之一。单一能源提供的能量是有限的,并且非常容易受到工作环境的影响,而多源能量收集系统可以并行收集多种微能源,提供更为稳定的能量。本文基于0.18μm CMOS工艺,设计了一个能够并行收集机械能和光能的多源微能量收集电源管理系统。机械能、光能都有各自的能量调节电路,两种能源可以并行、分别收集。机械能收集电路采用容值较大的存储电容C和迟滞比较器实现超低频的Buck转换器,具有可靠性强、功耗低等优点。通过采用低频的Boost转换器和超低功耗的控制模块,实现超低功耗的光能收集电路。为提高光能收集效率,周期性采集光伏发电机的开路电压,遍历查找表得到阻抗匹配时Boost转换器对应的占空比,实现最大功率点追踪,具有结构简单、功耗低等优点。系统借助机械能实现系统的自启动,无需借助外部能源。本文采用0.18μm CMOS工艺进行仿真设计及流片,系统版图面积为1.1mm*1.3mm。测试结果表明:摩擦纳米发电机整流输出功率低至15μW,系统仍能够实现自启动;摩擦纳米发电机整流输出功率在15μW～3.8mW范围内,光伏发电机输出功率在50～500μW范围内,系统能够并行、分别收集机械能和光能;光伏发电机的开路电压为2.1V,等效内阻为3300Ω时,Boost转器的峰值效率为76.2%;最大功率点追踪模块在不同光照强度下都保持良好的性能。

关键词： SerDes   SST驱动器   低功耗   摆幅调谐   阻抗校准  

摘要： 随着全球对智能手机、电脑、智能穿戴设备等移动终端需求的不断增加,集成电路规模持续扩大,大量信息数据也随之产生。在此蓬勃发展的背景下,大规模的信息数据交互急需一种能够实现高速率、高质量数据传输的接口技术。因此,集成电路业界提出了SerDes(Serial-Deserial)高速串行接口,以解决传统并行接口在高速率传输场景下无法应用的问题。SerDes接口通常由发送端和接收端组成,对于SerDes发送端而言,传统SST(source-series-terminated)发射机具有功率效率高、技术可拓展性好的优点,但是难以实现灵活均衡配置以及独立阻抗调谐的特性限制了其应用范围。为解决这一问题,本文在传统SST电路拓扑结构基础上进行改进,通过增加基于开关的分流引脚来实现灵活的摆幅调谐,为特定信道损耗提供相应电压摆幅。同时,基于预编码电路与分流引脚,完成可编程前馈均衡器的设计,并通过最优化设计减小功耗。最终,成功设计了一款传输速率可达2.7Gbps的SerDes发射机。 本文基于TSMC 40nm工艺,设计并实现了支持e DP协议、传输速率为2.7Gbps的SerDes发射机。该发射机具有低功耗、低抖动、可灵活调节输出摆幅与均衡增益等特点,且适用于不同信道衰减条件;在不同PVT环境下,该发射机均可完成输出阻抗校准。本文主要内容包括以下几点: (1)设计时钟生成电路,其中通过电荷泵锁相环产生2.7GHz基准时钟信号,并对基本时钟进行处理,为发射机各子模块提供所需时钟信号。 (2)设计并串转换电路,通过半速率传输结构将并行信号转换为两路奇偶序列串行信号,并输出两抽头2.7Gbps全速率串行数据流。 (3)设计堆叠式SST驱动器,在传统SST拓扑结构的基础上进行改进,采用增加基于开关的分流引脚以及预编码电路,完成输出摆幅的灵活可调,并降低功耗。 (4)设计两抽头前馈均衡器(Feed Forward Equalizer,FFE),在驱动器设计基础之上,通过预编码电路以及数字配置实现去加重增益灵活可调,满足不同信道衰减要求,且提高功率效率。 (5)设计阻抗校准电路,根据驱动器具体设计,为保证传输数据的信号完整性,降低信号反射,阻抗校准电路将补偿PVT变化导致的输出阻抗变化,保证输出阻抗与信道特征阻抗匹配。 (6)完成电路版图设计与后仿真,在电路设计通过前仿真后进行电路整体版图设计与优化,最终后仿真表明本文发射机设计满足设计指标。在电源电压为1.1V的情况下,单端输出电压摆幅满足可调至100m V、150m V、200m V的要求,均衡增益在不同输出摆幅下可灵活调节,不包括锁相环模块发射机功耗最高仅7.18m W,数据抖动在不同仿真条件下均小于0.15UI。