关键词： 物联网   无源能量采集   低压   低功耗   电源系统   传感   量化  

摘要： 近年来,随着物联网技术的快速发展,物联网节点的应用范围不断扩大,人们对物联网节点提出了更多的要求:更便捷的能量获取方式、更长的使用寿命、更多的功能、更低的功耗。针对物联网节点现有的无源能量采集无法远距离工作、灵敏度低等问题,本文基于光能采集原理和标准CMOS工艺,完成了片上集成的光能采集系统设计,设计了应用于低功耗场景的物联网节点传感芯片,给出了对应的芯片实现方案和具体电路,最终在TSMC 180nm CMOS工艺下流片并完成了测试。 首先,本文提出了一种光感IOT芯片架构,针对射频能量采集距离短、灵敏度较低、对整流器以及天线与芯片之间的协同设计要求高的缺点,阐述了光能采集应用于IOT节点的优点,并基于此提出了适用于光能采集的无源物联网芯片架构,设计了芯片的占空比工作模式。本文基于CMOS工艺对光电二极管的片上实现进行了探究,对多种结构进行测试,通过将寄生二极管屏蔽的方式,利用P+/N阱结构的光电池实现了420m V的正压输出。 其次,根据低压低功率电源输入,设计了芯片低功耗电源系统。包括低压低功耗电荷泵和能量管理单元(PMU)、LDO、基准源电路。低电源电压输入条件下,芯片无法工作,需要电荷泵对电源升压,本文通过电压转换器以及非交叠时钟对电荷泵控制信号进行处理,设计了四级低功耗电荷泵,仿真结果显示可将输入0.4V的电压升至1.25V以上,电流消耗在0.5μA内。在低功率电源输入下,芯片无法实时工作,因此本文设计PMU使芯片实现占空比的工作模式,根据输入电源电压的大小控制能量传输链路的通断,测试结果显示,PMU可在输入电源电压1.31V打开芯片,1.13V触发关断,完成了设计的功能。 最后,针对无源工作条件下的低压低功率电源输入,本文设计了低功耗的芯片传感模块。芯片传感模块主要包括光传感器、RGC跨阻放大器、SAR ADC、时钟电路、复位电路。本文设计的光传感器由工作在反偏状态下的二极管实现,测试结果显示,在0.9V的反偏电压下,光电二极管可产生6.1μA的光电流,光响应度达0.17A/W。本文在设计ADC时使用分段电容结构降低总电容面积,使用了输出失调消除技术(OOS),有效提高了比较器分辨率,设计了自举开关以及开关单元,降低数字控制逻辑的复杂度,提高了开关采样的线性度,最终实现工作电压为1V、采样速率为50k S/s、功耗为3.9μW的SAR ADC,可对输入信号进行量化输出,精度达1m V。为满足芯片功耗要求,本文设计了低功耗的数字控制电路、时钟电路以及复位电路,测试结果显示,传感模块整体功耗不超过15μW。 综上,本文针对无源物联网节点的能量供应以及功耗问题,设计了一种可片上光能采集的低功耗传感芯片,包括能量采集、电源、传感量化三个模块。芯片在TSMC180nm CMOS工艺下流片,并在流片后完成了相应的测试。

关键词： 目标检测   卷积神经网络   低功耗   FPGA  

摘要： 随着视觉采集技术的迅速发展,目标检测技术(Target detection technology)广泛应用于无人驾驶、机器人视觉等领域。目标检测技术多依托深层的卷积神经网络(Convolutional Neural Network)以满足应用场景对于精度的需求,然而网络层次的增加带来了高计算复杂度和高空间复杂度等问题,给网络部署在算力、存储空间和运行功耗受限的嵌入式平台带来了巨大挑战。FPGA作为一种半制定化的集成电路,拥有并行的计算架构以及低功耗的天然优势,可以满足目标检测场景中对于低功耗和实时性的需求,被广泛应用在智慧安防的实时监控系统和智能家居系统等场景,因此基于FPGA的低功耗目标检测系统设计成为了嵌入式领域重要的研究课题。本设计基于ARM+FPGA的异构平台PYNQ-Z1,将从算法特性、系统架构以及硬件部署三个层面讨论如何实现低功耗目标检测系统。首先,在算法特性层面,对SqueezeNet网络进行模型压缩,降低卷积计算规模,使得网络模型能够部署在硬件资源有限的嵌入式平台上。其次,在系统架构层次提出了一种高效的异构计算与数据存储交互架构,减少计算过程中循环迭代之间的冗余存取操作,达到降低功耗的目的。最后,在硬件部署层面,采用多种HLS优化策略,建立了循环展开高效流水模型,提高数据重用的效率和数据处理的并行性,实现FPGA计算单元达到理想加速的效果,使用Vivado开发工具实现网络硬化以及目标检测系统的硬件部署。本设计对神经网络压缩进行探索,提出通用的系统架构,最终实现满足现实场景的目标检测系统,达到能效比是GPU平台Jetson Nano的4倍以上,为目标检测技术在航天航空、医学图像分析、道路交通等领域的应用提供了借鉴。

关键词： 双极型功率器件   IGBT   FRD   电压折回现象   高速低功耗  

摘要： “双碳政策”倡导绿色、低碳的生活方式,使得高效电能转换的需求日益增加。双极型功率器件作为大功率电能转换的核心备受瞩目,其中应用广泛的开关绝缘栅双极晶体管（Insulated Gate Bipolar Transistor,IGBT）以及功率二极管更是研究的重中之重。与单极型功率器件相比,双极型功率器件所特有的电导调制效应会在漂移区产生大量载流子从而实现低导通压降(VON),然而从开启状态恢复到阻断态时需要将这些载流子全部抽取干净,器件的关断速度会大大减慢。双极型功率器件的关断速度和导通功耗之间存在矛盾关系,在电学性能的体现便是其导通压降和关断损耗(EOFF)之间存在折衷关系。为了缓解这一矛盾,优化VON-EOFF折衷,本文从器件结构改进和工艺技术两方面着手,对应用较为广泛的横向可集成IGBT（Lateral IGBT,LIGBT）、反向导通IGBT（Reverse Conducting IGBT,RC-IGBT）和快恢复二极管（Fast Recovery Diode,FRD）三种双极型功率器件进行高速低功耗性能研究。本文的主要工作及创新点如下:（1）提出了一种具有三电子抽取通道（Three Electron Channels,TEC）的绝缘体上硅LIGBT（Silicon On Insulator LIGBT,SOI LIGBT）。基于具有自偏置n-MOS的LIGBT（Self-Basied n-MOS,SBM LIGBT）,将自偏置n-MOS的沟槽栅极改为了平面栅,并添加P-区以抑制电压折回现象,同时提供第三个电子抽取通道。栅极的改动以及P-区的加入使得该结构具有比SBM LIGBT更优异的电学特性,在相同器件尺寸参数下可实现相同的耐压值水平,并可通过调整p阱和P-区的掺杂浓度在正向导通时消除电压折回现象。三个电子通道全开启时的TEC LIGBT关断损耗可比SBM LIGBT降低15%,仅有两个电子抽取通道作用时也可比SBM LIGBT降低10%。该器件的制作避免了SBM LIGBT制作中复杂的沟槽刻蚀工艺,与主流BCD（Bipolar,CMOS,DMOS）工艺兼容,可集成度较高。（2）提出了一种具有不同N缓冲层位置（Different N-buffer Position,DBP）的沟槽集电极RC-IGBT。基于具有p浮空层和n环环绕沟槽集电极的RC-IGBT（p-float and n-ring Surrounding Trench Collector RC-IGBT,PNTC RC-IGBT）,将N缓冲层调整到沟槽集电极上取代n-环,这一改动不影响沟槽集电极以及p浮空层对电压折回的抑制,并可以在关断和反向恢复时使耗尽线不再向沟槽集电极延伸,从而保证N+集电极电子抽取通道始终在开启状态。与PNTC RC-IGBT相比,DBP RC-IGBT可将关断损耗EOFF降低36%,将反向恢复电荷Qrr降低25%。同时N缓冲层位置的改动使其正向阻断时的电场分布更加均匀,改善了击穿电压特性,正向恢复时也可增补更多电子调制N漂移区电导降低正向恢复峰值电压VFRM。（3）仿真设计了一款耐压600V的快恢复二极管FRD,研究了载流子寿命对其电学性能的影响。基于少子寿命控制技术及结终端技术,在6英寸的晶圆上实现了FRD的实验研制。在对比各种少子寿命控制技术的优劣势后,选择在工艺制作流程中加入重金属铂掺杂来实现少子寿命控制。在对比各种结终端技术的优缺点后,结合制作成本、终端尺寸以及耐压实现水平等因素,将场限环和场板结终端结合实现FRD的高耐压。经工艺流程设计及实验研制,样品的性能测试结果表明该FRD在实现优越的反向恢复特性（反向恢复时间为50ns）的同时也保持了低导通压降（电流为60A时的导通压降不超过1.6V）。

关键词： 全植入脑机接口   压控振荡器   无线携能通信   低功耗  

摘要： 全植入脑机接口将电极和芯片埋置在大脑内部,可获取空间分辨率高、特异性强和信噪比高的神经信号,为大脑研究和脑机交互应用带来了新的机遇。受大脑结构复杂、植入系统体积小和系统温升限制等多方面因素影响,相比于单个植入微系统,分布式全植入脑机接口系统在脑区覆盖范围、节点功耗、通道数和数据通信量等性能方面有着明显优势,成为脑机接口研究热点之一。目前,如何设计高效无线供电、高性能射频收发、低功耗模拟采集和电源管理等关键电路,并形成无线无源全植入脑机接口芯片,成为脑机接口设计过程中新的挑战。针对分布式全植入脑机接口提及的问题,本文开展了无线无源全植入脑机接口芯片中无线携能通信接收、可调控振荡器的关键电路研究,并完成了相应的电路设计、版图优化和后仿真等工作。具体完成的工作内容和研究成果如下:1.针对分布式全植入脑机接口系统的无线通信和无线供能需求,提出了一种面向无线无源全植入脑机接口芯片的无线携能通信接收和可调控振荡器电路方案。该方案基于无线携能通信技术可实现无线能量和下行通信数据的同时接收,并利用频分多址通信技术实现多节点的上行无线通信,从而既能降低全植入脑机接口芯片功耗,又能实现分布式全植入系统的性能提升和通道的可扩展性。2.针对全植入芯片的无线能量与通信数据同步接收问题,设计了一种基于无线携能通信的接收前端电路。其中,电源恢复模块包括栅极交叉耦合整流电路和无片外电容的低压差线性稳压器,实现高效稳定的无线能量恢复;解码模块包括自采样移幅键控解调电路和串转并电路,实现低功耗的数据解码。无线携能通信接收前端电路功耗为56.25μW,输出电压为1.2V,电流负载范围为500μA～50 m A,为全植入芯片提供能量;同时实现频率100 MHz和数据速率100 kbps的调制信号解码。3.针对全植入芯片多节点的上行射频通信频段选择问题,设计了一种基于频分多址的低功耗数字可调控振荡器。振荡核心采用电流饥饿型三级压控环形的低功耗结构,实现输出高频率、宽调谐范围的振荡信号;辅助控制电路采用“4+4”分段译码的八位电阻型数模转换器,实现精准控制振荡频率。数字可调控振荡器功耗为93.05μW,输出频率范围达到50.1 MHz～3.29 GHz,实现上行通信频段宽范围可调。论文基于TSMC 65nm CMOS工艺完成了芯片电路设计,并开展了版图设计和后仿真。后仿真结果表明,面向无线无源全植入脑机接口芯片的关键电路(无线携能通信接收前端电路、数字可调控振荡器)设计均达到预期的设计指标要求。

关键词： 无线传感器网络   低功耗   路由协议   K-Means   LEACH  

摘要： 无线传感器网络是一种集成了信号监测、数据存储和无线传输等功能的网络系统,被广泛应用于航空航天、战场侦察、环境监测、公共安全和全屋智能等领域。由于无线传感器网络多采用电池供电,能量有限,不能保证长期稳定地工作,因此对其低功耗提出了更高的要求。本文针对无线传感器网络的低功耗技术,从路由协议和传感器节点两个方面展开低功耗设计与研究,具体工作如下:提出了一种基于K-means的低功耗分簇路由算法。针对K-means算法中聚类效果对参数k和初始聚类中心敏感的问题,采用无线电能量损耗模型确定参数k,并构建三角中线模型选举初始聚类中心。仿真结果表明,改进后K-means算法的聚类效果得到了优化。针对LEACH路由协议中簇头分布和簇结构不合理的问题,采用改进后的K-means算法进行分簇,并在数据传输阶段采用单跳或多跳的方式,设计转发概率函数选取中继节点,最后利用簇间剩余能量差值维护簇结构均衡。仿真结果表明,本文提出的算法使得簇头分布和簇结构更加均匀,均衡了负载能耗,延长了网络生存周期。基于飞行测量参数类型,设计了适用于飞行器的中高速、低功耗、小体积的无线传感器节点。采用模块化的思想,在满足节点采集和传输功能需求的基础上,通过选用低功耗器件,设计电源管理电路和接口电路来降低节点硬件功耗;采用DPM技术实现节点的动态能量管理,进一步从软件上降低节点功耗。搭建测试平台,分别对节点性能和网络寿命进行测试。多次测试证明,节点对温度信号的测量精度可达0.5%,无线传输速率可达391.5kbps,丢包率小于0.1‰,误码率小于0.01‰,可连续工作109h,最大工作电流为18.5μA,储运电流为0.78mA,满足速率和功耗的性能指标;对多个节点进行组网测试,结果表明该网络能够稳定工作,且改进后的路由协议使该网络的使用寿命延长了19.7%。

关键词： 锁相环   快速锁定   低功耗   同步多目标优化   响应曲面算法  

摘要： 锁相环(Phase-locked loop,PLL)作为电子通信系统的核心功能模块,能够为无线通信收发机系统的信号接收端与发送端设备提供精确、稳定的时钟信号频率,因而其电路性能的好坏具有极其重要的意义。目前,在锁相环的研究与设计领域当中,如何在抑制整体电路功耗的基础上,保持良好的相位噪声、频率抖动、信噪比等动态特性的同时,实现锁相环系统的即时、高速的稳态锁定既是整体锁相环系统的设计难点,也是目前学术界和工业界的研发热点。 本文面向低频段无线通信接收发系统应用,提出了一种低功耗快速锁定的加速补偿技术结合智能优化算法辅助性能提升的新型锁相环设计实现技术。该技术在基于硅基CMOS模拟态的传统电荷泵锁相环电路结构的基础上,提出在系统中附加辅助电荷泵充电的加速补偿电路模块,同时配合设计一款数字态的时间数字转换器(TDC)实现充放电流的多路径自动控制,最终在提升锁相环锁定速度的同时,可根据电路整体的实际动态锁相过程状态实现自适应地调节电荷泵、分频器模块的高速或省电工作模式以降低功耗。进一步,针对锁相环中占据核心地位的压控振荡器(VCO)模块,将传统系统中通常采用的三阶压控环形振荡器升级设计为五阶环形振荡器,同时使用先进的智能优化求解算法以全方位提升压控振荡器的相关动态特性参数,保证输出频率和可调谐范围的同时、以期有效降低相位噪声和功耗,最终通过对压控振荡器的综合优值(Fo M)的求解,使得整体锁相环电路在系统级的性能参数上能够得到更全面的提升。 本文选择采用工业界应用广泛、能够对多目标参数同步优化,以达到更优的综合性能的热门智能优化算法,即响应曲面算法(RSM)作为电路辅助设计的手段。针对锁相环系统中核心的环形压控振荡器,对构成电路的多个关键器件的尺寸,拟合构建反映这些设计参数与性能指标的响应曲面模型,之后进行基于正交算法的自动化参数优选和求解,最终实现所设计的五阶环形振荡器电路更优的性能平衡。 上述整体锁相环的研究、设计与性能仿真工作基于SMIC 180 nm/1.8 V标准CMOS工艺、在商用IC设计平台Cadence完成。后端的版图设计也同步完成,整体锁相环系统的版图面积为148μm×95μm。最终的仿真实验结果表明,当输入信号频率为1 GHz时,本文所设计的高速锁定锁相环的输出时钟频率最终稳定在550 MHz,频率锁定时间仅为7.05μs,整体电路功耗为1.96 m W,输出抖动噪声为1.46μV/sqrt(Hz)@1MHz,其中,五阶环形压控振荡器模块的核心相位噪声经优化可达到-92.39 d Bc/Hz@1MHz,整体性能参数良好,系统的综合特性优于多个国内外同类锁相环的设计案例。

关键词： ∑-△模数转换器   MASH结构   高精度低功耗设计  

摘要： 随着近些年物联网技术，生物医疗，新能源技术的发展，对于应用于工业、医疗、仪器仪表、传感器等领域的高精度低功耗的模数转换器(Analog-to-digitalconverter,ADC)需求与日俱增，尤其在近几年对于便携式医疗器械、电池信息监控和采集类芯片的需求史无前例的增加。对于低速信号采集的ADC主要性能要求是高精度和低功耗。　　本文设计了一种用于检测较低频率信号的高精度低功耗Sigma-Delta模数转换器(∑-△ADC),主要由∑-△调制器、数字抽取滤波器、数字接口三部分构成。首先本文基于传统的级联噪声整形(multi-stagenoise-shaping,MASH)结构调制器进行了改进，采用低失真2阶级联前馈(CascadeofIntegratorsFeedforward,CIFF)调制器级联，使MASH调制器不仅具有相当于4阶调制器的高阶噪声整形，还具有CIFF调制器的低失真特性，使得环路指处理很小的信号幅度减小了调制器功耗。　　其次在调制器的积分器设计中提出了一种双采样结构积分器，在相同的采样时钟下相较于传统积分器有更高的采样频率从而降低了积分器功耗。并且在其它电路的设计中也采用了低功耗结构设计，调制器内置了时钟以及参考电压电路。最终实现的调制器电路具有115.8dB的信噪失真比(SNDR),有效位数(ENOB)为18.95位。调制器在5V电源的条件下整体功耗为3.15mW。　　最后本文数字滤波器采用在∑-△ADC领域常用的级联积分梳妆(CascadedIntegratorComb，CIC)滤波器，又称sine滤波器，并在传统的CIC滤波器的基础上级联了补偿滤波器和半带滤波器，用于对滤波器通带纹波补偿并降低阻带频率。数字抽取滤波器的通带纹波约为0.004dB,阻带抑制为-114dB,数字抽取滤波器的总功耗为1.52mW。数字接口采用IIC总线接口具有较少的资源占用。最终实现的∑-△ADC在采样频率125kHz下的仿真结构表示ADC具有112.1dB的信噪失真比，有效位数为18.32位。

关键词： 波长调制光谱   现场可编程门阵列   片上集成   低功耗   激光气体检测仪  

摘要： 近年来,国家提出“双碳”战略,为了实现对全球碳排放数据的持续监测,构建面积覆盖广、检测时间长的气体传感网络势在必行,这对气体传感器提出了小型化、低功耗、可联网等技术需求。目前常见的低功耗气体浓度检测方法有电化学法、半导体法和红外吸收光谱法三种,但电化学法和半导体法普遍具有选择性差、检测速度慢等问题,而红外吸收光谱法精度高、选择性好、检测速度快、使用寿命长,在低功耗气体检测领域具有较高的应用前景。激光气体检测技术是红外吸收光谱技术的一种,通过采用激光作为探测光源,选择性更好,可有效避免目标气体被其他气体干扰。但当前常见的激光气体检测系统一般体积较大、功耗较高,常用于实验室高精度气体浓度分析,而难以作为气体传感节点。现场可编程门阵列(Field Programmable Gate Array,FPGA)是一种硬件可重构逻辑器件,常被用来定制硬件算法逻辑以实现对特定算法的加速,提高系统求解速度。通过对波长调制光谱(Wavelength Modulation Spectroscopy,WMS)技术的数据解调算法进行FPGA移植,以加快气体传感数据的解析速度,可进一步提高波长调制激光气体检测系统的检测速度。此外,通过对FPGA的硬件编程,可对系统各项功能进行片上集成,这对提高激光气体检测系统的集成度具有重要意义。本论文立足于激光气体检测集成化、低功耗这一发展趋势,基于FPGA开展了关于波长调制激光气体检测系统集成化和低功耗方面的研究。在FPGA片上逻辑设计方面,通过对相关算法的硬件重构,设计实现了正交锁相放大模块、激光器驱动模块以及温度控制模块。基于流水线技术,实现了正交锁相放大模块输入和输出信号的准同步;采用直接数字频率合成(Direct Digital Frequency Synthesis,DDS)技术,片上生成了频率可调、相位可控的WMS技术所需驱动信号,实现了驱动信号生成和谐波信号提取的同步;这在提高系统检测速度的同时,也为间歇式工作奠定了基础。为了实现对激光器温度的实时监测与调控,设计了基于比例积分微分(Proportion Integral Differential,PID)算法的激光器温控模块。此外,设计了激光器工作电流回读模块,对波长调制激光气体检测仪构建了控制、驱动到数据处理的片上全实现方案,研究了系统在连续工作和间歇工作两种模式下的工作逻辑和程序流程。在系统硬件方面,基于FPGA程序设计需求,提出了锁相放大及驱动生成电路、功率放大及电流回读电路、温度回读及温度控制电路的具体硬件实施方案。梳理了各电路的供电方案并评估了各部分硬件的性能。阐述了硬件方案中的低功耗设计逻辑,并给出了具体硬件驱动方法。最终,基于本论文所研制的波长调制激光气体检测电学系统,开展了乙炔(CH)气体检测实验,以评估系统在连续工作和间歇工作两种模式下的气体检测性能。在连续工作模式下,系统线性度优异,响应时间为7.6～5.4 s。随后在纯氮气(N)环境中进行长时间测量,对实验结果进行艾伦(Allan)方差分析:当积分时间为0.1 s时,连续工作模式下系统的检测下限为26.1 ppm(part per million,百万分之一)。在间歇工作模式下,传感器对不同浓度CH气体的区分能力与连续工作模式相近,长时间N测量结果表明,间歇工作模式下系统的检测下限为16.3 ppm。随后,通过对两种模式下的工作电流进行分析,在1:9的工作时间和间歇时间配置下进行间歇工作时,相较于连续工作模式,系统整体功耗降低了61.27%。上述结果表明,通过间歇工作的方式降低系统功耗的方案可行,且该操作并不会明显降低系统气体检测性能。本论文的创新点在于:1、基于FPGA构建了激光器温度控制、激光器温度回读、驱动信号生成、驱动电流回读、气体吸收信号处理等逻辑模块,实现了复杂激光气体传感系统信号生成、采集、处理与控制功能的片上集成,得到了系统扫描信号与谐波幅值的准同步输出,提出了降低传感器功耗的间歇式工作方式。2、从逻辑代码、硬件电路两方面设计了连续式工作和间歇式工作的波长调制激光气体检测系统,并开展了两种工作模式下的气体检测对比实验,验证了间歇式工作以降低波长调制激光气体检测仪功耗的方案可行性。

关键词： 集成化   低功耗   宽分频比   锁相环   轨到轨运算放大器  

摘要： 随着消费类电子的市场需求逐渐扩大,出于便携性、成本和使用时间考虑,绝大多数电子设备都在向着低功耗和高度集成化的方向努力,这也对这些电子设备的时钟产生电路提出了易于集成、低功耗和高性能等要求。锁相环（Phase-locked Loop,PLL）可以给这些电子设备提供灵活稳定的时钟信号,是这些电子设备中最为重要的单元电路。相较于其他单元电路,锁相环电路在系统中占据了较大的面积,并且一些电子设备需要使用32.768k Hz晶振作为锁相环的参考时钟来减小功耗以满足长时间的使用要求。为了满足系统时钟频率的要求,需要锁相环电路的输出频率达到晶振频率的千倍。因此需要设计一款满足低频输入,并且具有集成化宽分频比特点的锁相环电路。本文正是围绕低频输入和集成化宽分频比两方面对锁相环电路进行研究。 本文从集成化宽分频比锁相环的研究意义出发,归纳了锁相环的主要类型,总结了锁相环电路的研究现状。对锁相环系统的工作原理进行了介绍,讨论了电荷泵锁相环的主要性能指标。以连续线性模型为基础分别推导了环路稳定性和瞬态响应的数学表达式,还给出了关键模块的噪声传递函数,并介绍了压控振荡器的两种噪声模型。 接着对锁相环内部关键模块的工作原理和电路架构进行了详细的说明。为了达到设计目标,采用了恒定带宽技术和电容倍乘技术,在传统电荷泵的基础上设计了一款输出电流可编程的电荷泵来实现恒定带宽。提出了一款新型低噪声轨到轨运算放大器来减小运算放大器对锁相环相位噪声的影响。对两级伪差分环形振荡器的相位噪声和起振条件进行了详细的数学推导,给出了设计时的理论指导。以2/3双模分频器为基础,设计了两个固定模数的分频器,并最终得到一款低功耗可编程分频器。同时给出了电荷泵等模块的仿真结果。 最后完成了锁相环电路的整体仿真、版图设计和优化以及后仿真。验证了锁相环的工作温度、整体功耗、面积和输出时钟抖动等关键参数,并利用Matlab软件拟合关键模块的噪声,为进一步优化相位噪声提供了方向。 本文基于55nm 1P6M CMOS工艺、2V电源电压设计了一款集成化宽分频比锁相环,输入频率为32.768k Hz,输出频率范围为16.38MHz-49.15MHz,有效分频范围500-1500,核心电路面积仅为0.15mm2。环路锁定后,2V电源电压下的整体功耗小于0.244m W,锁相环电路在1MHz频率偏移处相位噪声低于-107d Bc/Hz,工作温度范围为-40℃-125℃。