关键词： 电力杆塔形变在线监测   极限学习机   飞蛾火焰算法   反向学习   莱维飞行  

摘要： 因滑坡、飓风、人为采矿等因素,造成电力杆塔倾斜、倒塌的事故时有发生,带来巨大的经济损失,是电网安全的主要隐患之一。电力《DL/T 741-2010》规程规定50米以上高度电力杆塔倾斜度不得超过0.5%,需要对存在安全隐患的杆塔进行有效监测和隐患处理。现有的监测方式主要是利用倾角传感器对杆塔倾斜角度进行监测,无法监测杆塔沉降与滑移,并且无法对杆塔倾斜角度进行预测。针对上述问题,本文研制了一种北斗组合传感器的电力杆塔形变监测装置,提出了一种改进型飞蛾火焰(MFO)优化极限学习机(ELM)算法的电力杆塔倾斜预测方法,可以对电力杆塔实时监测并预测倾斜角度,并通过仿真实验验证了该方法的有效性。 本文主要研究内容和创新之处如下: (1)研制了一种北斗组合传感器的低功耗电力杆塔形变监测装置。通过对电力杆塔形变监测装置的需求与性能指标分析,设计了基于北斗与高精度传感器相结合的电力杆塔形变监测装置的架构,研制了硬件装置;同时为了确保装置在应用现场可以长期稳定运行,在嵌入式程序设计方面,优化了各模块的工作时序,实现了低功耗的设计目标。实际应用测试证明了该装置的有效性。 (2)提出了一种改进型MFO优化ELM算法的电力杆塔倾斜预测方法。将ELM神经网络与电力杆塔倾斜预测相结合,并且针对ELM神经网络输入权值的不确定性,采用改进型飞蛾火焰算法对ELM进行优化,同时,为了解决飞蛾火焰算法在寻优过程中出现的收敛速度慢、处理复杂问题时困在局部最优无法跳出的问题,在飞蛾火焰算法迭代寻优过程中,加入反向学习和莱维飞行机制,反向学习机制有效的加快了算法的收敛速度,而莱维飞行机制则有效的解决了算法易陷入局部最小值的问题。通过本文提出的算法与其他算法进行对比,仿真实验结果表明,本文方法具有更快的求解速度以及更高的预测精度。 本文针对电力杆塔监测困难、角度无法预测等问题,研制了一款电力杆塔形变监测装置用于杆塔实时监测,提出了一种电力杆塔倾斜预测方法来对杆塔倾斜角度进行预测,对后续杆塔监测工作的研究具有一定的参考价值。

关键词： 教学模型机   指令生成   流水线重叠执行展示算法   计算机教学  

摘要： 随着《计算机组成原理》教学内容的不断深入,目前各高校对于CPU的教学工作也已逐步成熟。在当前CPU教学领域中,基于MIPS指令集或是基于RISC-V指令集的CPU教学模型机被广泛使用,但目前鲜有基于国产指令集所设计的教学模型机。另外随着网络技术的兴起,部分高校针对模型机的教学工具也已经由线下实验箱转到线上虚拟仿真平台,很多实验系统在一定程度上让学生更直观的了解到模型机运行时的数据变化情况,为学生进行模型机实验带来了非常多的便利,但是大部分系统在模型机执行和验证时还存在着一些不足。针对以上问题,本文基于国产指令集架构LoongArch架构进行教学模型机的研究,并在模型机执行与验证方面对当前的远程教学实验环境进行模型机实验辅助模块的设计,完成了如下工作:(1)针对目前CPU教学领域鲜有基于国产指令集教学模型机的问题,本文针对国产LoongArch架构设计出一款可供教学使用的单周期和流水线的教学模型机。在基本5级流水线教学模型机基础上加入了数据前递,分支预测等数据通路中相关问题的解决方法,最后结合Cache进行设计实现。本课题设计的模型机在教学中的表现,可以很好地让学生了解国产指令架构中复杂模型机的执行方式。(2)针对传统模型机实验系统进行模型机验证时需要手动编写测试指令用例的问题,本文提出一种随机生成+特殊情况规划的LoongArch测试指令生成方案,通过用户对测试指令序列的要求,生成可供LoongArch架构的模型机使用的指令测试序列,提高了指令生成的效率以及模型机的验证效率。(3)针对模型机执行时无法一目了然地知道指令所在的阶段的问题,在我校FPGA远程虚拟实验系统的基础上,提出一种流水线重叠执行展示算法,该算法根据实验板扫描链返回控制信号的变化,来控制模型机各阶段指令信息的可视化显示。该算法可以大大提高学生在学习流水线模型机时的效率。最后对本文设计的教学模型机及其辅助模块进行了验证,实验结果和验证结果都表明本文的设计达到了预期目标,满足日常的教学需求。

关键词： 接收机射频前端   低噪声放大器   混频器   增益可调节  

摘要： 近年来,伴随着物联网技术的兴起,2G退出市场,LTE Cat.1逐渐成为研究热点。LTE Cat.1作为4G通信LTE网络用户终端类别的一个标准,可以直接接入现有的4G LTE网络,节省了大量的资源,而且Cat.1功耗低成本低,广泛应用在物联网的一些中速率场景。本文基于LTE Cat.1应用的特点和要求,对接收机射频前端电路进行研究,满足指标要求的同时,成本和功耗都比较低。 本文基于LTE Cat.1的应用需求,采用了直接变频接收机架构设计了一款低功耗,低成本的接收机射频前端电路,主要包括了低噪声放大器(Low Noise Amplifier,LNA),混频器和跨阻放大器(Transimpedance Amplifier,TIA)。其中,低噪声放大器采用了CMOS电流复用架构,结合片外匹配网络实现输入阻抗匹配,实现高增益、低功耗、高线性度,同时实现了电压转电流提供满足要求的跨导以及增益可调。为了降低版图面积,压缩成本,低噪声放大器单端输出直接与混频器相连,相对于传统结构省去了单端转差分所需的片上巴伦的面积。混频器采用了无源单平衡结构,并且在结构上进行创新,消除了单平衡混频器相对于双平衡混频器的性能恶化,本振信号采用了25%占空比的方波信号,实现了比较高的转换增益,同时支持IIP2校准功能。跨阻放大器实现了电流转电压,提供了较低的输入阻抗,并且实现了一阶滤波以抑制带外阻塞对整个链路性能的影响,此外,跨阻放大器中的运算放大器不仅采用了前馈补偿和反馈补偿的方式来拓展带宽,还使用了准静态悬空栅技术提高了驱动能力。 本设计采用了TSMC 22nm ull CMOS工艺,后仿结果表明,在2.3GHz～2.7GHz的输入频率范围内,LNA输入到跨阻放大器输出实现最大45dB,最小-10dB的电压增益,具有50dB以上的增益可调范围,增益步径为6dB;在最高增益处的噪声系数为2.13dB,输入三阶交调点大于-13.5dBm,输入1dB增益压缩点大于-25dBm,功耗为8.8mW。

关键词： BLE   Wi-Fi   共存   抗干扰   AFH  

摘要： 蓝牙和Wi-Fi作为短距离无线通信技术的代表,已被广泛应用于各种便携式设备中。这两种技术都使用2.4GHz频段进行通信,因而两者共存会产生干扰问题。这可能会降低通信质量,甚至导致无法正常通信,直接影响到用户体验。为了提升蓝牙和Wi-Fi的共存性能,需要一种更高效的抗干扰技术。目前,研究最多的是基于蓝牙自适应跳频技术的改进方案,但这些方案存在一些不足之处:(1)规避Wi-Fi干扰信道不够及时,需要在干扰信道上进行多次数据传输才能规避干扰信道,影响通信效率;(2)没有考虑白名单机制,导致一些目前可用的信道一直处于黑名单,浪费可用信道资源,增加设备间的干扰。 本文针对以上的不足,在Wi-Fi干扰环境下对BLE(Bluetooth Low Energy)的抗干扰技术展开了研究,并基于蓝牙自适应跳频技术设计了一种G-AFH(Group-based Adaptive Frequency Hopping)抗干扰方案。本文的主要研究内容如下: (1)针对Wi-Fi信号干扰多个BLE信道的问题,本文设计并实现了基于信道分组的干扰识别与规避算法。该算法基于信道分组的PDR(Packet Delivery Ratio)动态调整信道分类阈值,能更准确且快速地排除受干扰信道,从而减少BLE在受Wi-Fi干扰信道上进行数据传输。实验结果表明,该算法能够有效地提升BLE的抗干扰性能。尤其是在密集干扰的场景下,该算法相对于传统的AFH(Adaptive Frequency Hopping)算法将丢包率降低了8.61%,同时吞吐量提升了14.31%。 (2)针对BLE在动态干扰场景下可用信道数量较少的问题,本文设计并实现了基于信道分组的信道探索算法。AFH算法仅当BLE的可用信道数量低于特定阈值时,才会重新将所有信道设置为可用信道。这不仅会浪费可用信道资源,还会导致多余的信号碰撞。信道探索算法会综合考虑信道分组的受干扰情况及其附近信道的性能,选择合适的时机重新评估黑名单信道的性能,以充分利用信道资源。实验结果表明,在相同的干扰环境下,该算法相对于传统的AFH算法将可用信道数量从9个增加到了20个,同时丢包率和吞吐量等指标都优于传统的AFH算法。 本文基于上述两种算法对传统的AFH技术作了进一步优化,设计并实现了G-AFH抗干扰方案。在BLE与Wi-Fi共存时,G-AFH表现出优异的抗干扰性能。这是一种有效应对Wi-Fi干扰的技术方案,而且不需要对蓝牙协议和跳频算法作出修改,可以兼容现有的蓝牙设备。因此,G-AFH技术方案具有一定的应用价值,并可以为研究蓝牙和Wi-Fi共存问题提供有用的指导。

关键词： 组培苗移植   视觉引导   图像处理   组培苗识别   多线程  

摘要： 植物组织培养技术是现代技术之中最重要的、最活跃的技术之一,组培苗的自动化移植也成为当前的趋势。在移植过程中,需要机器视觉完成组培苗的定位,夹爪完成夹取,目前国内外大都采用的是识别定位和夹取分离的开环方案,缺点是效率低,实时性差,鲁棒性不强。因此,针对开环方案的缺点,研究将视觉引导技术加入组培苗移植系统,进而实现组培苗定位与夹取的控制闭环,增强移植系统稳定性和移植成功率,具有重大现实意义。论文针对实验室研发的组培苗移植平台,利用机器视觉和视觉引导技术,研究了完整的组培苗移植视觉引导系统。通过分析组培苗移植流程以及对视觉引导系统的准确性和实时性需求,采用眼到手的相机安装方式,运用控制结构不分层的基于位置的视觉伺服技术实现对夹爪的实时引导。为解决夹爪和组培苗在试管中相互交错影响识别的问题,采用HSV颜色分割技术,分割夹爪和组培苗图像并单独进行识别。为满足视觉引导系统识别的准确度要求,采用中值滤波、阈值分割等预处理技术,并调整闭运算矩阵元参数,设计识别算法精确识别夹爪前端和组培苗节点。为满足视觉引导系统的实时性要求,采用设置动态ROI的方式,该区域跟随夹爪和组培苗的移动,使识别区域大幅缩小,仅包含需要识别的夹爪前端和组培苗节点;采用高斯金字塔的方式,利用图像与内核矩阵进行卷积运算,平滑像素,再通过降采样模糊图像,使在不过多失去图像信息的情况下将图像像素减半,减少图像处理压力;采用多线程技术,由于双目视觉左右图像的处理内容相同,开辟两条线程并行对左右图像进行图像处理,并对获得的特征点进行三维重构,同时通过线程池完成对多线程的管理。为增强移植系统成功率和鲁棒性,优化了夹取流程和夹爪运行路径,并动态调节夹爪运行速度,设计了在夹取失败时进行重试的功能。论文对设计的组培苗视觉引导系统进行了单独测试,并与组培苗移植平台进行了联合测试,结果表明:组培苗视觉引导系统能够快速准确识别夹爪前端和组培苗节点,并引导其完成移植作业;在夹取过程中组培苗发生移动,视觉引导系统能够引导夹爪进行位置修正;若夹取失败,能够重新进行夹取。加入引导系统后,整个移植系统的成功率,稳定性皆有所提升,达到了预期目标。

关键词： 梯度线圈   便携式核磁共振成像   高效率   低功耗   高分辨率  

摘要： 梯度线圈作为用于空间编码的关键组件,在核磁共振成像中发挥着至关重要的作用,其性能直接影响核磁共振成像的图像质量。本文基于谐波分析设计方法,针对便携式高分辨率核磁共振成像系统设计了高效率低功耗的梯度线圈。论文取得的具体成果如下: （1）高效率低功耗梯度线圈的设计与优化:从便携式高分辨率成像的角度出发,基于谐波分析法实现了便携式核磁共振梯度线圈的设计,在此基础上根据梯度线圈性能参数和品质因数完成对梯度线圈设计中各项关键参数的优化,得到一种高效率低功耗的梯度线圈。其中Y方向梯度线圈的梯度效率为38.1 mT/m/A,相较于传统方法所设计的线圈,电感和电阻分别降低了43.09%和24.77%,Z方向梯度线圈的梯度效率为18.1 mT/m/A,相较于传统线圈提升了45.97%,两个方向线圈的各项品质因数均得到大幅提升。对两组线圈进行了表面温度和热应力的仿真对比,所设计的梯度线圈相比于传统线圈所产生的热量以及由电流热效应导致的形变均更低。此外还研究了定位偏差和导线连接对梯度线圈的性能影响,其中周向定位偏差对所设计的Y方向梯度线圈影响最大。 （2）高效率低功耗梯度线圈的制作与性能测试:根据便携式磁共振成像系统的需要设计并制作了一款工作频率为46.5 MHz的前置放大器,同时研制了一款适用于便携式核磁共振成像的射频探头,使用柔性PCB制作了三个方向的梯度线圈,搭建了完整的便携式核磁共振成像平台。高斯计实测梯度线圈的梯度磁场与仿真磁场基本一致,实测梯度效率分别为34.06 mT/m/A、31.64 mT/m/A、17.18 mT/m/A,实测线性度分别为1.72%、1.36%、1.39%,良好符合设计要求。线圈电阻和电感均处于较低水平,通过线圈的温度变化趋势测试说明了所设计线圈的低功耗和良好的散热能力。最后通过一阶有源匀场实验验证了所设计的梯度线圈可以消除空间中磁场的一阶不均匀分量,且通过一维相位编码成像测量并计算了成像过程中实际的梯度波形,与理论波形基本一致,能产生较高的梯度场强且梯度切换速率较快,验证了梯度线圈在核磁共振成像中的实际性能。 （3）高效率低功耗梯度线圈的实验应用研究:设计了不同形状的水模进行核磁共振二维成像实验,成像结果均无较大的畸变,基本与水模结构中的几何形状一致。对成像分辨率进行了测试,图像结果表明成像系统具有分辨1 mm以下微小结构的能力,图像分辨率为62.5μm×62.5μm,验证了该系统可以实现高分辨率成像。最后对人体离体肿瘤组织样本和正常组织样本进行自旋回波成像和T1-T2关联弛豫成像的对比实验,结合两种样本的自旋回波成像结果以及T1分布图和T2分布图的对比实现了对两种样本的区分。此外还测试了T1-T2关联弛豫成像过程中仪器共振频率的变化趋势,验证了梯度线圈的低功耗,对系统温度变化的影响较弱。

关键词： 相变存储器   热电效应   有限元分析   多目标遗传算法   热串扰  

摘要： 相变存储器(phase change memory,PCM)以其高速的读写能力和非易失性得到了广泛关注,它被认作是最具潜力的新一代存储设备。然而PCM的大规模商用面临着一些困难,比如PCM单元的复位电流较大,这导致PCM应用的功耗较高,且限制了由其构成的阵列的集成密度,而降低复位电流却导致PCM单元读延时增大,这一困境降低了PCM的性能表现。此外,PCM阵列在微缩趋势下还易受到热串扰的影响,导致数据出错。 针对上述问题,本文建立了PCM单元的有限元模型,利用有限元分析方法计算其电、热场分布,通过多目标遗传算法进行PCM单元功耗与读延时的优化,并对PCM阵列中的热串扰现象进行仿真分析。本文的研究为PCM单元的性能提升提供理论依据,具有较大的实际工程意义,具体研究内容如下: 首先,针对现有研究中PCM单元有限元建模不够精确的问题,本文在PCM单元复位过程的控制方程组中添加了全面的热电效应(塞贝克效应、汤姆逊效应和佩尔捷效应),并在结构建模中考虑了边界热阻,完善了PCM仿真建模与分析。仿真结果表明:基础模型中PCM单元实现复位所需电流为88.90μA。在考虑了全面热电效应的改进模型中,被施加正向偏置电压的PCM单元实现复位所需电流为73.40μA,比基础模型PCM单元的复位电流低17.4%。而在负向偏置电压下,PCM单元实现复位所需电流为107.80μA,功耗更大。因此,可以合理利用热电效应,对PCM单元施加正极性电压以实现低功耗设计的目的。 接着,为实现PCM单元复位电流与读延时的性能优化,本文基于PCM单元的改进有限元模型,采用多目标遗传算法进行PCM单元两项目标性能的优化计算。通过算法对T型PCM单元进行关键结构参数的调整与计算,本文得到了先进工艺节点下具有最优编程性能或读性能的PCM单元解集,并对最优解集进行权衡分析与区域划分(低功耗区域、低延时区域、通用区域),满足PCM的多场景应用。计算结果表明:在22-nm节点下,低功耗区域PCM单元的复位电流最大可降低10.3%,低延时区域PCM单元的读延时最大可降低27.6%。 最后,本文针对微缩趋势下PCM阵列中的热串扰现象进行研究。仿真结果表明:基于改进模型的PCM阵列在65-nm工艺节点下发生了热串扰问题,而基础模型的仿真结果表明该问题不存在。因此,本文所提出的方法,可以更准确的分析PCM阵列中的热串扰问题,为PCM阵列的高密度集成与优化提供有效参考。

关键词： 亚阈值   超低功耗   低压差线性稳压器  

摘要： 近年来,系统芯片(So C,System on Chips)被广泛应用于物联网节点设备,如可穿戴健康监测胸贴、电力终端计量设备等,这类设备对于降低系统功耗、增强续航能力存在迫切需求。低功耗系统通常要求数字电路工作在低供电电压的亚阈值模式,低压差线性稳压器(LDO,Low Dropout Regulator)作为电源管理系统中的重要组成部分,为So C提供稳定的电压,其性能将直接影响整个电路系统的表现。无片外电容LDO(CL-LDO,Capacitorless LDO)具有面积小、集成度高等优势,因此已成为LDO研究的热门方向。为了实现整体功耗的降低,本文对亚阈值电路的工作特性与原理进行了研究,提出了一种具有瞬态响应增强模块的超低功耗CL-LDO设计方案。本文的主要研究工作包括:(1)低功耗CMOS基准源往往需要通过引入MΩ级的大电阻实现,因此会占用较大的版图面积,本文在避免电阻以及BJT引入的情况下,设计了一款n A级的偏置电流源,实现Sub-1V的电压输出,所提出的全MOS亚阈值基准源,面积小,功耗仅为n W级。该基准电路能在0.6V-1.8V电压下正常工作,线性调整率为0.719m V/V;在-40℃-125℃范围,能输出350m V左右的基准电压,温度系数为30.06ppm/℃,电源电压抑制比为-66.06d B。(2)为了满足亚阈值So C电路的低功耗需求,设计的LDO无需引入常见电路中包含的分压电阻,通过将运放反馈端与LDO输出端直接相连,LDO的输出电压近似等于基准源所提供的极低基准电压,实现了超低功耗。本文使用的运算放大器在常见电路结构的基础上增加了反向交叉耦合的结构,通过构建反向电流增大了第一级运放的输出电阻,提高了运放的整体增益,通过合理设置主极点,避免了复杂的频率补偿电路与片外大电容,减小了面积。同时,针对低功耗LDO在快速响应方面存在的缺陷,设计了瞬态响应优化电路,在负载跳变时,更快地调节功率管栅极电压,改善了瞬态特性。电路基于SMIC 55nm CMOS工艺设计,后仿结果表明,设计的LDO在0.7V-1.8V输入电压下,能够较为稳定地输出0.35V左右的电压,线性调整率为2.121m V/V,负载调整率为0.146m V/m A,当负载在1μs内,从0.1m A跳变至5m A的情况下,下冲电压可低至30.70m V,瞬态恢复时间可以低至0.619μs。瞬态性能得到了提升。

关键词： ΣΔ ADC   数字抽取滤波器   低功耗   高精度  

摘要： 随着科学技术的进步,数字化已成为信号处理领域的发展趋势。模数转换器(Analog to Digital Converter,ADC)作为连接模拟信号和数字信号的桥梁,广泛应用于各类通信系统。其中的ΣΔADC由于高精度、低信噪比的系统特征,在医疗设备和数字通信领域发挥着巨大的作用。ΣΔ ADC由模拟调制器和数字抽取滤波器两个部分构成,模拟部分的设计决定着整个ΣΔADC的有效精度,而数字部分对芯片面积和功耗起着决定性的作用。因此,研究低功耗、高性能的数字抽取滤波器对ΣΔADC的研究具有重要意义。 针对四阶4位单环前馈离散时间ΣΔ调制器的输出信号,本文设计了一款通带纹波±0.02d B、阻带衰减120d B、实现64倍抽取的数字抽取滤波器。在调研近年来ΣΔADC中数字抽取滤波器的发展状况基础上,根据设计指标,给出了直接FIR(Finite Impulse Response)、升幅FIR补偿的级联和内插二阶多项式补偿的级联三种实现数字抽取滤波器的方案。在MATLAB中进行三种方案的系统级仿真,评估输出信号的时域波形和功率谱密度,最终确定采用级联积分梳状滤波器、内插二阶多项式补偿滤波器和两级半带滤波器的级联方案来实现本文的数字抽取滤波器。 根据系统级设计,编写各级子滤波器的RTL代码,在Modelsim中进行滤波器整体功能验证。其中,为了降低结构复杂度和运算量,引入多相分解和支路对称化技术,优化转置型半带滤波器的结构;为了减少整体硬件消耗,引入正则有符号数编码方式进行系数编码,从而将乘法操作替换为次数最少的移位相加运算,消除滤波器中所有乘法器模块。最终,在输入信号有效精度为17.44bit、信噪比为115d B的条件下,输出信号实现64倍降采样,其有效精度为17.37bit,信噪比为111.73d B。 在180nm CMOS工艺下,通过RTL代码完成逻辑综合、形式验证、后端物理实现、静态时序分析和仿真验证工作,最后生成数字版图和相关报告。数字抽取滤波器的核心版图面积为1.32mm×1.32mm,功耗为1.3519m W,逻辑DRC和物理DRC均验证通过,建立时间和保持时间时序分析无违例。

关键词： 时间数字转换器   FPGA   进位链   游标自定时环   边沿检测  

摘要： 随着集成度不断提高,电路延时显著降低,传统时间数字转换器(Time-toDigital Converter,TDC)的研究趋于兼具高分辨率和高精度的电路设计。近年来,物联网大背景下轻量化,微型化,低功耗的边缘设备得到了飞速发展,用于片上延时测量的微型化TDC的研究重点逐步转向高精度的低功耗设计。因此,研究和设计用于实现时间间隔测量的高精度、低功耗的时间数字转换器具有着重要意义,本文的主要工作内容和创新点如下: 1、首先,分析和对比了现有TDC结构的优缺点。例如,抽头延迟链型TDC的分辨率受延迟单元的固有延时限制,消耗的逻辑资源多,功耗大。虽然,游标延迟链型TDC的分辨率和精度更高,但是相同量程下,其消耗的逻辑资源为抽头延迟链的两倍。相比延时链TDC,环形振荡器型TDC动态范围更宽,但高频时钟工作下,电路鲁棒性较差,存在较大的测量误差。目前的TDC往往无法兼顾高精度和低功耗,需要一个高精度,低功耗且稳定的TDC设计方案。 2、为满足低功耗的应用需求,以游标环形结构代替传统粗测中的直接计数法,保证宽动态范围的同时,减小细测待处理的时间间隔,使资源消耗降低;为满足高精度的应用需求,粗测部分设计了锁存单元,边沿重合时刻,锁存单元输出标志信号使快环和慢环计数器同时停止计数,避免输入信号异步造成计数错误。然后,细测部分采用延迟链对边沿偏差进行处理,从而降低测量误差,提高精度;为了增加电路稳定性,以游标自定时环(vernier self-timed ring,VSTR)代替环形振荡器(ring oscillator,RO),高频工作下,其电路鲁棒性更好,抖动更小,有利于减小测量误差,提高测量精度。 3、提出了一种两级差分的高精度低功耗TDC设计方案,针对以往TDC存在的大功耗问题,粗测部分采用VSTR,缩小了细测部分待处理的时间间隔,降低了资源消耗,并且对VSTR中存在的边沿偏差进行处理,降低测量误差,满足了高精度的测量需求。然后在Xilinx Virtex-6 XC6VLX240T上进行性能评估和功能验证,测试结果表明该TDC分辨率为14.8 ps,保证高精度(12.9 ps)的同时,功耗为0.068W,远低于相近精度下其余TDC的功耗。