关键词： 龙芯1C   鸿蒙LiteOS-M内核   MIPS架构   构建系统   龙芯1C外设驱动库   CPU性能测试  

摘要： 近年来,随着中国嵌入式软、硬件的不断发展和壮大,嵌入式平台应用领域的需求也随之不断扩大。此外,由于国际形势的变化和国外技术封锁的影响,中国在芯片领域的自主创新和发展面临着一定的困难和挑战。因此,研究开发一款纯国产的嵌入式平台具有非常重要的意义。这款平台不仅可以打破国外对我国芯片的封锁,从而提高我国在嵌入式应用领域的核心竞争力,而且还能确保信息的安全性,保护我国的国家安全利益。基于龙芯平台的嵌入式实时性鸿蒙Lite OS-M系统平台具有高效、安全、稳定的特点,可以提高嵌入式系统的运行效率和稳定性,从而为航天领域的嵌入式应用提供更加可靠和高效的支持。同时,该系统也可以为国内其他领域的嵌入式应用提供有力的支持,促进国内的嵌入式产业的快速发展。龙芯1C硬件平台的体系架构和鸿蒙Lite OS-M轻量级系统的兼容性研究是系统移植成败的重要影响因素。为了实现该目的,本研究详细分析了鸿蒙Lite OS-M内核架构,并设计改造了CPU通用体系架构层,进而封装了龙芯1C外设驱动库。gn和Ninja的组件化构建系统凭借其高效和对多种嵌入式系统的兼容特性,对内核的裁剪、内核的移植方面发挥了重要作用。本文采用gn和Ninja的组件化构建系统完成了基于智龙v2.0开发板的鸿蒙Lite OS-M内核移植,并对移植后的软、硬件适配度进行了测试。具体研究内容如下:(1)通过对鸿蒙Lite OS-M内核进行分析,重新设计了arch目录,使之支持第三方MIPS架构芯片。针对航天领域高实时性的要求,分析了其在实时性方面可能存在的不足。(2)构建了gn和Ninja的组件化构建系统,搭建了交叉编译环境,分析了PMON引导流程;根据实际需要,对内核配置文件target＿config.h进行配置,对内核进行裁剪,得到了移植所需最小内核;通过测试程序完成循环调度延时,测试最小内核可以正常调度以及时钟正常。(3)重新设计并封装龙芯1C外设驱动库,将龙芯1C外设的功能封装成函数,主要包括gpio、i2c、硬件定时器、软件延时器等,通过组件化构建系统导入鸿蒙工程中,完成最小内核移植和板级驱动适配后,通过测试程序测试软、硬件的适配度,并对CPU性能进行了测试。本文主要完成了基于龙芯1C的鸿蒙Lite OS-M最小系统移植和性能测试。通过对鸿蒙Lite OS-M内核进行分析,一方面为系统移植arch层设计做好理论工作,另一方面研究其实时性不足之处和导致其实时性不足的主要因素,目的是在这些分析和研究的基础上对内核进行一定的优化,继而使其能更好的应用在多种场景下。

关键词： 锁相环   带宽校准   相位噪声   低功耗   车载智能设备  

摘要： 全球智能化应用飞速发展,新能源车的车载智能设备(包括安全系统、娱乐系统、传感器系统等)正逐步实现智能手机的功能,引领了全球智能终端的又一个巨大市场和研究热点。锁相环作为车载智能设备的无线收发机中不可缺少的模块,其性能及功耗在整体电路起关键作用,因此研发低功耗、高性能锁相环电路对推动新能源汽车的智能系统开发与应用具有重要意义。本文基于40nm CMOS量产工艺平台,开展了适用于车载智能设备的2.4GHz频段低功耗锁相环电路研发。论文主要工作及取得成果如下:首先,在分析电荷泵锁相环结构及工作原理的基础上,利用Matlab工具建立了环路的相位噪声模型,并进行了Simulink行为级模型的系统设计与验证。其次,对电荷泵锁相环的子电路模块进行了具体的仿真设计。在压控振荡器的设计中,采用电流复用的互补型振荡器结构和开关电容阵列模块,优化了相位噪声和电流功耗;在电荷泵的设计中,采用电流转向型的可编程电荷泵和高增益的运算放大器,抑制了电荷共享效应,并通过共源共栅的电流源结构增大电荷泵的输出阻抗,提高了电流的匹配精度;在分频器的设计中,采用改进型TSPC分频单元和拓宽分频范围的级联可编程分频器,消除了输出频率与分频范围的设计矛盾,实现了分频比的拓宽以及电流功耗的优化。另外,考虑到环路带宽受频率调谐增益和工艺偏差的影响,本文设计了一种可抑制工艺偏差的带宽校准技术,通过采用反比于滤波器电阻的电荷泵基准电流源,抵消了无源器件的工艺偏差对带宽造成的影响,再根据校准环路所得到的不同频段的频率调谐增益,对电荷泵输出电流进行相应调整,完成环路带宽的校准,保证了系统的稳定性。最后,针对所设计的锁相环电路进行了版图设计及后仿真。基于40nm CMOS工艺平台,该款电路版图面积为416.118um*336.700um(不含数字校准电路),后仿真结果显示,在电源电压为1V的条件下,锁相环的输入参考频率为32MHz,锁定时间为32us,相位噪声为-112.67d Bc/Hz@1MHz,输出频率范围为2.193GHz-2.576GHz,整体电流功耗为1.949m A。电路性能均达到预期的设计指标,且在低功耗方面具有较突出优势。

关键词： 无线传感器网络   复杂林区环境   可靠组网   低功耗   DV-Hop算法  

摘要： 森林火险的及时掌握以及林火的早期探测对于森林火灾的精准防控至关重要。目前森林火灾的防控主要采用地面巡防、瞭望哨驻守、远程视频监控和卫星遥感等方式。尽管取得了一定的效果,但均受制于森林复杂的地理环境及恶劣的气象条件。虽然无线传感器网络技术的发展为森林火灾防控带来了新的契机,但仍然存在节点通信距离短、能耗高及网络拓扑不稳定等问题。因此,亟待研制一种适用于复杂林区环境的无线传感器网络系统,设计林区强遮挡环境下低功耗可靠无线通信组网协议,实现感知信息的远距离、稳定传输。本文提出了混合的介质访问控制协议(Media Access Control protocol,MAC)、改进的分级路由协议以及节点定位算法等一系列低功耗组网协议设计方案,为复杂林区环境无线监测系统的低功耗、稳定可靠监测提供了新的技术思路。论文主要工作如下:(1)对林区环境特征及其对无线通信的影响进行分析,提出了林区环境无线传感器网络的组网需求。通过对多种无线通信技术进行对比,将远距离、低功耗的LoRa技术应用在林区监测上,对现有的MAC协议、路由协议和节点定位算法进行改进,旨在优化网络性能、提高数据传输的可靠性,并适应复杂林区环境中的不确定性和动态性。(2)首先结合基于分配和竞争的MAC协议的优点,提出了一种可根据网络负载情况,自适应调整的混合MAC协议。然后提出一种分级的路由协议,该协议以网关节点为根节点构建一颗树,叶子节点沿着生成树路径传输数据包至根节点,经过树中簇头节点的层层融合处理,大大减少原始数据传输量,降低了能耗。最后,设计了系统中节点的软件和云平台,并对系统的工作流程进行了详细阐述。(3)结合林区环境特征,本文提出了一种新方法,旨在改进传统非测距的距离向量跳数定位算法(Distance Vector Hop Localization Algorithm,DV-Hop),以减少在林区环境中应用该算法时的误差。首先使用多通信半径的思路,修正了DV-Hop算法中的最小跳数计算;随后引入最小二乘准则和加权系数,修正了平均跳距计算。通过仿真分析,改进后的算法在定位精度上面优于传统算法。(4)搭建硬件测试平台,测试多个节点的组网效果以及节点的定位精度,并对系统的生命周期及稳定性进行测试。测试结果表明,所提出的林区无线传感器网络系统方案可实现对复杂林区环境的长时间稳定且可靠的监测。

关键词： 高性能   逐次逼近型模数转换器   低功耗   参考电压驱动  

摘要： 高速发展的片上系统SOC(System On Chip,SOC)技术对逐次逼近型模数转换器(Successive Approximation Analog to Digital Converters,SAR ADC)提出了高性能低功耗的要求。SAR ADC中的电容型数模转换器(Digital to Analog Converters,DAC)会在转换过程中从参考电压上汲取或者馈入电荷,进而引起参考电压的抖动。然而,参考电压作为SAR ADC中量化的“标尺”,其稳定性、精度以及噪声等性能都会直接影响到SAR ADC的性能。在高速的SAR ADC中,较易集成的传统有源参考电压驱动会有很高的功率消耗,这对于低功耗的设计要求是相悖的。此外,通过外接一个大的片外解耦电容,可以来降低传统有源参考电压驱动的功率消耗,但由于开关电容的快速切换,导致参考电压的电荷馈入,造成片内参考电压的震荡。为了使参考电压快速恢复到精度的要求,需要很大片的内解耦电容来吸收电荷,这将会占用很大的片内面积,无法满足集成度的要求。高性能SAR ADC的参考电压驱动技术已成为决定SAR ADC能否实现高性能的关键技术之一。 通过分析现有参考电压驱动技术,总结出参考驱动技术受限原因是SAR ADC中参考电压上的电荷损失,从而导致参考电压的精度不准确。本文所设计的参考电压驱动采用一个独立的解耦电容作为无源参考电压驱动,避免了传统有源参考电压驱动带来的高功耗或大面积的问题,并对电荷损失进行分析和补偿,在补偿DAC驱动作用下,恢复了SAR ADC的线性度,实现一个具有面积小、逻辑简单的优化补偿DAC参考电压驱动的方案。通过Matlab基于10 bit SAR ADC的架构下仿真,采用15倍DAC阵列总电容大小的独立解耦电容作为无源参考电压驱动,并在优化补偿DAC驱动的作用下,实现了SAR ADC性能指标无杂散动态范围与信噪失真比约有20 d B与10 d B的提升,同时降低了补偿电路设计的难度。在电路模拟仿真结果中,SAR ADC的性能表现出与行为级模拟仿真结果相似的提升趋势。此外,将此方案分别拓展到12 bit与13 bit SAR ADC的架构下仿真,无杂散动态范围与信噪失真比分别有约30 d B与20 d B以上的提升,以及补偿DAC所需补偿电容数量有明显的下降。

关键词： 程序安全   模糊测试   多线程程序   并发缺陷  

摘要： 随着超线程与多核技术的发展,编写多线程程序成为了提高软件性能的重要手段。但多线程程序也带来了许多并发缺陷,给软件安全带来了严重威胁。本文结合静态分析和模糊测试,提出了面向多线程并发缺陷的模糊测试方法,主要研究工作与贡献如下:为了提升模糊测试在多线程程序上的效率,本文为模糊测测试增加了新的程序运行衡量指标,包括并发行为窗口和CFG(控制流程图)预测指标。其中的程序运行分析模块利用静态分析技术提取程序源代码中的并发信息,并通过插桩函数来收集程序运行信息,同时将代码覆盖率,并发行为窗口和CFG预测指标作为程序运行衡量指标,增强模糊测试对多线程程序的感知能力。在加入的程序运行衡量指标中,并发行为窗口能够代表程序运行中线程交错的情况,而CFG预测信息则能通过控制流程图信息提供程序未能实际运行部分的预测性信息。本文为模糊测试加入了多目标优化方法,该方法对模糊测试的种子能量分配,种子变异,线程调度策略以充分利用加入的新衡量指标并提升并发模糊测试效率。其中种子能量分配策略将模糊测试过程分为探索阶段和利用阶段。在探索阶段,通过统计分析所有种子文件(有效测试文件)的数据,建立不同指标检测参数之间的关系。在利用阶段,该策略能够根据种子文件在指标上的综合表现调整其参与变异操作次数等能量分配情况,并利用种子文件间的差异施加针对性的变异操作,其中变异操作主要是指模糊测试不断对种子文件进行修改以获取更多不同的程序运行状态。并且为了应对传统模糊测试缺乏线程空间探索能力的问题,本文结合Linux系统的线程管理方法,对线程交错调度模块进行了优化,加强了模糊测试对线程交错的探索能力,能够有效探索多线程程序状态空间,避免遗漏难以触发的并发相关缺陷。最后,本文结合静态分析和模糊测试实现了一个面向多线程并发缺陷的模糊测试原型工具TSAFL。通过在7个广泛应用的开源多线程程序上进行对比测试和评估,该工具能够有效地检测并发缺陷,在并发缺陷检测和多线程程序执行路径探索方面有更好的表现。

关键词： 智能移动设备   待机状态   用户行为预测   多任务对齐   节能降耗  

摘要： 随着智能移动设备在用户日常生活中的应用场景不断增多，设备使用频率和功耗日益增大，然而，智能移动设备的续航问题仍待解决。与非智能移动设备相比，虽然智能移动设备具有更大的电池容量，但其待机时间却远不如前者。在待机状态下，智能移动设备总耗电量占设备日常使用耗电量的58%，电流大小比理论数值高出一个数量级。　　待机状态功耗大的主要原因是硬件设备的频繁唤醒。Android中存在多种后台任务机制，例如 Alarm、Job 和 Work，为应用在生命周期之外执行操作提供了支持。因为应用程序员在设计应用时难以具有操作系统层面的大局观，无法考虑到系统的节能需求。所以，在待机状态下对任务进行不合理调度会导致频繁的硬件唤醒并浪费大量能耗。本文旨在优化后台任务机制的调度方式，从而改善Android智能移动设备在待机状态下的功耗问题。　　本文通过两个策略来实现这个目标：(1)后台多任务对齐机制;(2)可延迟任务时间窗口优化。本文深入到系统层对时间窗口统一调整与调度，并以用户对可感知消息的响应行为评估应用的重要程度，通过决策树方法学习用户对可感知消息的响应行为，以调整时间窗口。新可延迟任务在产生并经过时间窗口调整后，根据任务相似度选择队列并对齐。在 Alarm 或 Job 触发调度时，系统会检索双方是否有其它可以被触发的可延迟任务，一同进行触发。可延迟任务的异步调度方式使调度时间被延后也不会影响应用的正常运行，为调整后应用的正确性提供了保障。同时，仅对用户不关注的应用进行时间窗口调整可以减少对用户体验的影响。　　本文针对所提方法开展实验进行验证。在用户体验方面，本文使用的学习模型对用户响应行为的预测准确度达到了87%，并且本文进一步优化用户体验，通过保守方法将10次实验中准确率最糟糕数据集的FN从9.57%降低到了3.90%，代价是F P从12.41%提高到了21.99%。在节能效果方面，本文在长待机场景下进行了对照实验，相较于Android 13的原生后台任务调度机制，该方法在飞行模式下减少了约5 2.63%的唤醒次数，节能了约8.05%;在WLAN模式下减少了约52.88%的唤醒次数，节能了约6.00%;在蜂窝网络模式下减少了约43.07%的唤醒次数，节能了约5.12%。

关键词： AMR效应   磁开关   低功耗   高精度  

摘要： 磁传感器具有抗振动、抗噪声能力强,灵敏度高等特点,在现代人类的生产生活中应用广泛。磁开关是磁传感器中重要的一员,它通过磁信号进行开关控制的元器件,在各类非接触式控制系统中发挥着重要作用。本文基于某代工厂0.18μm的BCD工艺和AMR惠斯通电桥的磁特性,设计完成了一款基于AMR的低功耗磁开关芯片,其可以感应外部磁场的变化,将磁信号转换为电信号,通过电路将此信号的电位与设定的阈值电压进行比较,以OpenDrain的方式输出。本文主要围绕磁场的低功耗和高精度检测,做了以下几个方面的研究工作:1、研究AMR效应和基于AMR效应的惠斯通电桥的工作原理,并对相关关键参数作了详尽的数学推导。结合目前业界主流的磁开关芯片架构和相关性能参数,从磁场的低功耗和高精度检测出发,提出了本文所设计的芯片指标参数和芯片设计方案。2、为实现外界磁场的低功耗检测,本文设计的磁开关芯片通过低功耗时钟和定时器的使能控制,芯片周期性唤醒-睡眠工作:唤醒状态下芯片内部各电路模块使能工作,检测外界磁场,将磁场检测结果刷新并发送到OUT管脚;睡眠状态下各电路模块关闭,仅内置低功耗时钟和定时器工作。3、为实现外界磁场的高精度检测,设计完成温度补偿方案和AMR惠斯通电桥失调电压校准方案,消除AMR惠斯通电桥非理想因素的干扰。4、利用Cadence平台对各重要子模块电路进行设计和仿真。详细介绍了包括低功耗时钟电路、定时器、低失调比较器、阈值参考电路、过温保护电路以及欠压保护电路的工作原理、设计过程和仿真结果。5、完成芯片整体仿真和版图绘制,仿真结果表明所设计的磁开关典型工作周期(25ms)下平均电流为0.5μA,最快工作周期(250μs)下平均电流为14.1μA,失调电压校准后残余偏差为40μV,电路的磁场检测精度误差最大不超过6.5%,与国外同类磁开关产品的对比,在功耗、速度方面优势明显。芯片整体版图面积为600μm×580μm。

关键词： JAVA语言  

ISBN: (纸本)9787519883416

摘要： 本书作者讨论了构建多线程应用的两种方法：一种是使用消息传递，另一种是使用共享内存。读者将学习实现每种方法的API，包括根据情况进行选择，以及何时可以结合使用它们。

关键词： 逐次逼近寄存器型模数转换器   高速   低功耗  

摘要： 随着过去几十年集成电路产业的飞速发展,集成电路的性能越来越强大,集成度越来越高。数字集成电路逐渐融入到军事、航天、医疗、制造等许多领域,在这些领域中发挥着至关重要的作用。现实世界中能够接触到的信号都是模拟信号,这些现实中的信号必须通过模数转换器（ADC）转换成数字信号才能被数字系统处理。模数转换器的性能决定了进入数字系统的信号质量,高性能的数字系统需要性能更好的模数转换器,在精度、速度以及功耗方面对模数转换器提出了更高的要求。高度数字化的逐次逼近型ADC（SAR ADC）凭借其结构简单、性能高、功耗低等特点,在先进工艺的加持下能够在中等分辨率下实现数百MS/s的采样率,成为了学术界和工业界的研究热点。高性能ADC通常是一个复杂的大型系统,系统中包含许多子ADC,子ADC的性能很大程度上影响了系统能够实现的性能上限。这些大型系统通常需要子ADC具有中等分辨率,而中等分辨率正是SAR ADC能效最好的区间。本文主要针对高速低功耗SAR ADC进行了研究,详细研究了采样电路、比较器、电容阵列以及SAR逻辑这四个主要模块的关键技术,分析了这些技术的优点与不足。本文基于这些关键技术,在28nm工艺下采用1V电源电压设计并实现了一款7位高速低功耗SAR ADC,完成了原理图设计、版图设计以及后仿真。后仿真结果表明,该ADC在1.25GS/s采样率和接近奈奎斯特频率的输入信号条件下,实现了42.6d B的SNDR和62.8d B的SFDR,有效位数6.79位,整体功耗1.92m W,品质因素Fo M为13.9f J/conv-step。