关键词:
碳纳米管场效应晶体管(CNTFET)
低功耗
电平转换触发器
锁存器加固
电路优化
摘要:
如今各种便携式电子产品十分流行,这些产品对续航能力的要求很高。另外,在一些特定的环境中(如航空航天、车载芯片),对芯片的抗干扰能力要求比较高,这些因素促进了低功耗高性能、高可靠性芯片设计的发展。时钟网络的功耗在芯片总功耗中占比很大,而触发器是时钟网络的重要组成部分,它影响着芯片的各项性能。因此,设计低功耗、高性能的触发器是整个芯片系统设计的重要环节。随着摩尔定律的发展,硅基MOSFET特征尺寸已经接近物理极限,研究人员不得不开始寻找新材料来代替硅基MOSFET。CNTFET因为具有低功耗、高速度以及高可靠性等优势,被认为是硅基MOSFET最有潜力的替代者。为了促进CNTFET技术的发展与应用,本文主要研究基于CNTFET的低功耗高性能触发器的设计,具体的内容如下:(1)针对芯片内部的电平转换问题,本文首先提出了一种新型双边沿脉冲信号发生器,并在此基础上,本文进一步采用条件充电技术设计了新型CNTFET脉冲型电平转换触发器DBS-LCFFCC,采用预充电技术设计了新型CNTFET脉冲型电平转换触发器DBS-LCFFP。(2)针对数字电路中由单粒子效应引起的软错误问题,本文首先提出了一种新型双节点自恢复加固单元DNSR-DICE,并在此基础上,通过三个DNSR-DICE单元互锁连接,设计了一种新型的三节点翻转自恢复锁存器HLTNURL,能够有效解决单粒子效应引起的软错误。(3)为了使所设计的两种CNTFET电平转换触发器性能达到最优,本文首先研究了碳纳米管的数量、直径以及间距值等参数对CNTFET的输出特性和转移特性的影响,在此基础上,提出了CNTFET触发器电路的优化方法。利用HSPICE软件对上述研究内容进行了仿真分析,具体结果如下:在相同的工艺条件和开关转换几率下,与现有的电平转换触发器相比,所设计的DBS-LCFFCC的PDP降低了19.2%~67.2%,而DBS-LCFFP的PDP降低了41.6%~76.3%。此外,DBS-LCFFCC具有更小的功耗,更适合低功耗设计;而DBS-LCFFP具有更低的延迟,更适合高速电路设计。PVT波动分析实验结果表明,在任意PVT波动条件下,DBS-LCFFCC的功耗都是最低的,而DBS-LCFFP的延迟都是最低的,这表明它们鲁棒性更好。在不同工艺下的仿真结果表明,CNTFET工艺下的DBS-LCFFCC和DBS-LCFFP功耗更低,延迟更小。在相同实验条件下,与现有的三节点翻转自恢复锁存器相比,所设计的HLTNURL的功耗平均减少了32.51%、延迟平均减少了79.73%,面积平均减少了1.32%,APDP平均降低了88.37%,表明HLTNURL适合低功耗高性能设计。此外,HLTNURL对PVT波动不敏感,适合可靠性要求较高的数字电路设计。在不同工艺下的仿真结果表明,CNTFET工艺下的HLTNURL功耗更低,延迟更小。利用本文所提出的CNTFET触发器电路的优化方法,对所提出的两种CNTFET电平转换触发器进行了电路优化。仿真结果表明,优化后的DBS-LCFFCC的功耗降低了13.07%、延迟降低了20.06%、PDP降低了30.5%,而优化后的DBS-LCFFP的功耗降低了14.29%、延迟降低了19.46%、PDP降低了30.97%,表明本文提出的CNTFET触发器电路的优化方法是可行的。