关键词： 低压差线性稳压器   无片外电容   低功耗   RC振荡器  

摘要： 随着目前市场上电子设备的小型化和诸如手机、电子测温枪、各种可穿戴电子设备的广泛应用带动了电源管理芯片的发展,也对电源管理芯片提出了更高的要求。低压差线性稳压器(LDO)因为具有低成本、小尺寸、稳定的输出电压和静态功耗相对较低等特点易于集成在片上系统(SOC)中或适用于为微控制器(Micro Control Unit,MCU)供电得到了市场关注而快速发展。传统的LDO通过大的片外电容实现良好的瞬态响应和确保系统稳定性,但增加的引脚和元件成本使得其不利于片上集成。无片外电容型LDO具有版图面积小,成本低的优点成为了当今研究的热点方向。通过无片外电容型LDO为核心设计的电源管理芯片实现了低功耗,小面积,易于集成等性能需求。芯片还集成了RC振荡器为诸如MCU系统提供时钟频率信号以及必要的上电掉电复位电路。本文设计的带隙基准电压源电路在-40℃～125℃温度范围下具有7.59ppm/℃的温度系数,较小的温度系数能为LDO输出电压提供更好的电压精度。分析传统LDO和无片外电容LDO的稳定性和瞬态响应性能差异,采用密勒电容倍增补偿和多级运放设计结构提高环路稳定性,在TT工艺角下测得0.1m A～100m A全负载范围内具有良好的稳定性。设计了摆率增强电路,追踪负载电流的变化给调整管栅端快速充放电,测得负载在0.1m A～50m A跳变时下冲电压93m V,过冲电压为80m V,恢复时间为19μs。LDO输出电压为1.51V,静态电流为749n A。除此之外,设计的RC振荡器测得输出频率128.1KHZ且占空比为50.1%的方波信号,可以为MCU提供实时时钟信号。

关键词： ΔΣ ADC   低功耗   高精度   摆幅增强型浮动反相放大器   宽带宽调节范围  

摘要： 当今社会,物联网市场的日益繁荣使得传感器在人类生产生活中不断普及,ADC作为其核心模块得到了广泛的关注与研究,人们对ADC在低功耗、高精度、PVT稳定、带宽可调等方面也提出了更高的要求。得益于过采样以及噪声整形技术,ΔΣADC能显著降低带内量化噪声,满足高精度的要求,因此被广泛应用在中低频高精度场合中。本文基于物联网中传感器不同的性能要求,结合动态运算放大器,研究和设计了一个低功耗、高精度且具有宽带宽调节范围的ΔΣADC。论文采用低失真的二阶前馈式级联积分器架构,并将电压求和部分与3bit异步SAR量化器组合,为ADC提供了足够的信噪比。同时根据电路实际结构,通过使用改进后的DWA模块对多比特量化带来的DAC电容间失配进行抑制。为进一步提高精度,在系统中还应用了自动调零技术、非交叠时钟以及bootstrapped开关等技术。在关键的运放设计中,通过将共源共栅管引入摆幅增强型浮动反相放大器,使得运放在保证60d B直流增益的同时还兼具较大输出摆幅;而且运放全动态的特性消除了静态电流,极大地降低了功耗,成为ADC实现带宽可调的基础。本文在TSMC 55nm CMOS工艺下进行了ADC的电路设计与版图绘制,芯片核心面积为0.24mm。芯片采用1.2V电源供电,采样频率为200k Hz,对应800Hz信号带宽。后仿结果表明,在输入频率207.5Hz,幅度-2d BFS的正弦信号下此ADC的SNDR为95.87d B,功耗仅2.51μW,实现了180.9d B的Fo M。ADC的DR为96.5d B,对应181.5d B的Fo M。同时,此ADC具有良好的PVT稳定性,且当采样频率在10k Hz至800k Hz范围内变化,对应信号带宽在40Hz至3200Hz内变化时,ADC性能基本保持稳定,具有宽达80倍的带宽调节范围。

关键词： 带隙基准   低压差线性稳压器   低功耗   频率补偿   稳定性  

摘要： 随着以电池为供给器件的便携式电子产品的普遍应用,其续航能力和体积受到市场用户的重视。影响续航和体积的因素除了电池的材料和结构外,还有电源管理电路。电源管理电路通过减小能量损耗和防止电池过度放电来提高供电电池的寿命。低压差线性稳压器(LDO)作为电源管理芯片中的线性调制IC,以其在噪声、功耗、响应速度、易于集成等诸多方面的优势在电源管理芯片的市场中占据着重要地位。为进一步改善以电池为供给器件产品的续航能力,本文针对便携式产品对能耗的需求设计了一款低功耗低压差线性稳压器。本文的低功耗低压差线性稳压器的主要研究内容有:(1)针对低功耗设计需求,基准电路采用阈值电压差值和热电压系数补偿的方式以获得基准电压,通过将MOS管工作在亚阈值区,使整个基准电路具有极小静态电流,良好温度系数、低输出噪声和高电源电压抑制比;(2)设计了套筒式共源共栅放大器和共源放大器级联而成的两级运放结构,在保证误差放大器高增益的同时兼顾了电路的噪声、速度和功耗等多方面指标;(3)为克服两级运放结构和功率级组成的三级运放带来的多极点稳定性问题,本文引入米勒补偿来改进电路稳定性。通过多级频率补偿结构开环传递函数的分析,证明了电路系统具有良好的稳定性。本文在CSMC 0.18μm BCD工艺下设计出LDO的有效输入电压范围为1.68～3V,稳定输出1.62V电压,最小静态电流为10.8μA,漏失电压为59.8m V,线性调整率为9.8m V/V,负载调整率为17m V/A,表现出良好的输出精度,系统的相位裕度为60.19°,在1k Hz以下的低频范围内,电源电压抑制比为67.63d B,基本达到设计需求。

关键词： RPL协议   P2P通信   分布式策略   COOJA仿真器   FuIPv6协议栈  

摘要： RPL(Routing Protocol for Low-power and Lossy Networks)是一种专门设计用于低功耗和有损网络(Low-Power and Lossy Networks,LLN)的路由协议,以针对解决LLN存在的低功耗与低连接问题。RPL网络协议被应用于数据流集中向某点汇聚场景的LLN,但在大多数应用LLN的场景中,非汇聚节点之间的点对点(Point-to-Point,P2P)通信同样重要,当前RPL网络虽然支持平行节点之间的P2P通信,但存在效率低下、丢包率大等问题,不能满足高频次P2P通信环境中对通信质量的要求。为解决上述问题,本文研究了如下内容:首先,提出了一种基于RPL网络的分布式最优路由发现的P2P通信策略,用于对现有RPL协议提供在P2P通信方面的完整补充协议,称为FRPL。该协议在现有RPL网络基础上,通过设计路由度量以及新的路由发现控制信息,并规定其路由规则,从而捕获从源节点到目的节点可能的链路信息,然后发现出最优P2P路由,同时设计了路由维护机制以适应网络动态变化。其次,立足于实际实验需求和优化实验平台,为延长网络通信可靠性和通信距离,设计硬件实验平台。并且为考虑实际情况中,软件代码和硬件平台的适配性以及适应无线传输稳定性和距离要求,首先设计了基于LoRa技术作为底层驱动且上层支持FRPL的无线通信协议栈FuIPv6,然后对设计的FuIPv6协议栈和轻量级操作系统Contiki-OS进行了适配性移植,以奠定在硬件平台上对FRPL的实现基础。最后,通过Contiki操作系统内置COOJA仿真器对所提出的FRPL进行了实现,并通过大量仿真,说明了在仿真环境中,本论文所提出的FRPL路由协议相较于传统RPL路由协议在非根节点之间的P2P通信环境下的通信延时、数据接收率以及能耗方面,均得到了极高的提升。并且在实际环境中,搭建了实验场地,通过足够的实际实验,再次检验了FRPL路由协议在P2P通信方面的优越能力。

关键词： 电池供电   超低功耗   LEA   涡街流量计  

摘要： 在工业生产过程中,通常使用涡街流量计对管道中的介质流体进行测量。而对于天然气测量、西气东输、南水北调中特殊的野外应用场景,常规型涡街流量计引线费用过高,因此,大多使用电池供电型涡街流量计代替。而当前市场中的电池供电型涡街流量计存在多种问题,例如,功耗高、功能不全面、精度低等,针对此情况本文设计了一款支持电池供电的双供电型涡街流量计,研究并实现了超低功耗型数字式涡街流量计系统,具有较好的整体性能。 本文根据特殊的工业环境需求,针对电池供电型超低功耗型数字式涡街流量计系统进行了功能规划和方案设计,功能模块主要包含电源管理模块、涡街信号调理模块、数字信号处理模块、温压测量模块、液晶显示模块、按键输入模块、脉冲输出模块、电流输出模块、无线通信模块、欠压监测模块、复位功能模块、掉电保护模块。方案设计着重考虑超低功耗和高精度的双重需求,并贯穿到系统实现的各个环节。设计了高转换效率的双电源供电自动切换电路。设计了基于模拟多路复用开关的可变增益型涡街信号调理电路,可以根据流量频率自动选择增益通道,大大提高了小流量情况下仪表的抗干扰能力,同时,避免了大流量信号过饱和的问题。设计了基于负载开关的供电可控型温压测量电路,在不需要温压补偿时可降低模拟电路功耗。基于带LEA的低功耗单片机MSP430FR5043设计系统,采用低功耗模式与正常工作模式相嵌套的方式降低数字系统功耗。实现了基于LEA的FFT算法,极大提升了数字信号处理速度,有效缩短了工作模式的时长。为流量测量、温压补偿、液晶显示、无线通信、电流输出和脉冲输出功能设计了间歇式的工作方式,在满足多元化仪表功能需求的同时有效控制了系统功耗。 针对搭建的电池供电型超低功耗数字式涡街流量计系统进行了模块化测试、气体标定测试和系统功耗测试。电路设计满足设计需求、气体标定精度达到1.0级、有效提升了小流量的抗瞬态干扰能力、电池供电状态下系统平均功耗为260.92u A,使用10Ah电池可正常运行四年,整体性能较以往产品有了较大提升。

关键词： NB-IoT智能传感器   能量管理电路   软件策略   低功耗  

摘要： 近年来,物联网技术发展迅速,NB-IoT已成为物联网技术中增长最快的技术之一。对于如智慧矿山的长距离无线通信应用场景,NB-IoT智能传感器节点的功耗问题也一直是热点话题。目前NB-IoT智能传感器节点主要是电池供电,电池的能量有限,由于节点数量多,电池更换艰难,在电池容量有限的前提下,为了提高节点的使用寿命,降低节点的功耗尤为重要。NB-IoT智能传感器主要由:敏感器件、信号调理电路、MCU电路、NB-IoT电路和电源电路等组成。这些电路在静态和动态情况下都会产生能量的损耗。低功耗电路设计和软件控制策略对延长传感器的使用工作寿命十分重要。本文通过设计低功耗能量管理电路和低功耗软件策略,来实现NB-IoT智能传感器节点低功耗的功能。本文具体研究内容如下:首先,本文研究了NB-IoT智能传感器的能耗特点,通过设计低功耗能量管理电路,实现对负载工作状态的检测,通过对能量变换器输出能量的控制,进而降低了NB-IoT智能传感器的静态能耗。使得电池能量的利用率大大提高,增加了传感器电池的使用寿命。其次,本文研究了NB-IoT智能传感器的数据传输特点,通过全连接神经网络建立传感器数据与能量的映射关系。传感器的数据作为全连接神经网络的输入层,通过中间层的计算,在输出层得到能量控制的结果,实现了NB-IoT智能传感器数据对能量的控制。通过低功耗软件策略,提高了电池能量的利用率,增加了传感器电池的使用寿命。最后,本文对低功耗能量管理电路和低功耗软件策略进行了仿真实验。通过对低功耗能量管理电路的仿真可以发现,该电路进一步减小了NB-IoT智能传感器的静态电流。同时低功耗软件策略的实验表明,全连接神经网络的决定系数达到了0.99,实现了传感器数据对能量的控制。通过低功耗能量管理电路和低功耗软件策略的联合仿真与分析,实现了NB-IoT智能传感器硬件和软件的低功耗,进一步提高了电池能量的利用率,增加了传感器电池的使用寿命。

关键词： 功耗   时钟门控   DVFS   UPF  

摘要： 随着半导体产业的发展以及电子设备的普及,在提高性能以满足用户需求的同时,如何降低设备的功耗逐渐成为一大难点。本文的研究对象是采用TSMC28nm工艺的GPU芯片,对其进行低功耗方案的可行性研究和论证。在本文研究内容中,由于芯片的时钟信号数量庞大且分布广泛,因此采用时钟门控技术以减少时钟信号的翻转次数,从而达到降低动态功耗的目的。同时,本文提出了一种自适应动态调压频率缩放方案,有效地将电源门控技术、多电源技术和DVFS技术结合起来,以达到对子系统工作负载的监控,实现对动态功耗和静态功耗的优化。 在本文的研究工作中,根据芯片的架构将其划分为六个电源域,各个电源域的供电电源支持独立可编程控制,并对各个电源域进行隔离单元和电平转换单元等策略的研究与规划。根据UPF2.0标准,实现对电源域、电源集、电源状态表、隔离单元、电平转换单元等策略的建模,以实现多电源技术和电源门控技术。在此基础上,设计具有带宽监测功能的axi＿monitor模块,实现对各个子系统工作负载的监控和判断,联合PLL调频模块,实现对相应子系统的电源电压的调节和工作频率的调整,同时联合PMU模块,实现对隔离单元的有效控制。利用VCS、Verdi、Spy Glass、VC LP和DC Compiler等工具,实现对UPF设计文件和RTL设计文件的仿真、验证和综合,最终得到可靠的UPF设计文件和RTL设计文件。 在0.81 V工作电压、800 MHz基础频率下,成功对设计进行综合。得到时钟门控单元覆盖率高达99.63%的良好结果,并得到芯片采用低功耗方案和未采用低功耗方案的功耗数据。应用低功耗方案后,芯片的总功耗降低了38.2429%,其中短路功耗降低了7.7009%,开关功耗降低了44.3394%,静态功耗降低了42.3934%。事实证明,本文所采用的低功耗方案是切实可行的。

关键词： 片上网络   路由器架构   功率门控   高性能   低功耗   能量效率  

摘要： 随着集成电路技术和计算机体系结构设计的进步,越来越多的核心可以被集成到一个芯片中。单个处理器上集成的核心数量及其并行化程度成为了衡量处理器性能的重要指标。面对不断增加的核心数量,核心之间的互连结构逐渐成为了影响芯片整体能效的主要因素之一。相较于总线结构,片上网络具有更好的可扩展性,更低的传输延迟和更高的吞吐量,成为了大规模多核和众核系统的主要互连架构。然而,随着系统集成的核心数量进一步增加,片上网络也变得更加复杂,对系统的整体性能和功耗约束也更高。面对日益增长的通信需求,设计更高能效的片上网络至关重要,这也是当前和未来大规模多核和众核系统设计必须解决的重要问题。 路由器是片上网络的核心组件,其能效直接影响片上网络的整体能效。本文围绕片上网络的高能效路由器架构设计,主要在以下四个方面进行了探索性研究: (1)提出了双通道路由器架构设计。流水线深度和网络拥塞是影响片上网络能效的关键因素。该设计通过结合前瞻路由和低负载旁路技术实现了单周期路由器流水线,从而缩短了流水线深度。此外,该设计还设计了双通道结构和级联交叉开关来优化路由器内部数据路径,从而减少了因数据包竞争而产生的网络拥塞。基于PARSEC基准应用和综合流量的评估,结果表明,该设计降低了44.8%的延迟,提高了37.8%的吞吐量和30%的能效。基于65纳米工艺的综合结果表明,该设计还能够将路由器时钟频率最高提升18%,从而进一步提升网络性能。 (2)提出了面向虚通道的功率门控方案。在功率门控的片上网络中,唤醒延迟和网络断开问题是影响网络能效的关键因素。该方案利用网络接口中的弹出队列构建了功率门控旁路,允许数据包通过旁路绕过功率门控路由器,从而消除了网络断开问题并降低了唤醒延迟。此外,该方案还设计了一种基于信令的流控机制,能够动态地替换信令计数,从而消除了微片暂停问题。基于PARSEC基准应用和综合流量的评估,结果表明,与基准设计相比,该方案的静态功耗降低最高可达82.5%,能效平均提升8.7%。基于45纳米工艺的综合结果表明,该方案的实现开销仅增加了6.48%。 (3)提出了带宽扩展的多片上网络架构。在多片上网络中,高序列化延迟是影响网络能效的关键因素。该架构重新设计了输入端口,交叉开关分配器和网络接口,允许路由器通过利用其他路由器的空闲物理链路来扩展带宽,从而减少性能损失。其他路由器则获得了更长的休眠周期,从而节省了更多的能量。基于PARSEC基准应用和综合流量的评估,结果表明,与最先进的设计相比,该架构降低了19.3%的延迟,减少了23.2%的静态功耗,提升了46.2%的能效。基于65纳米工艺的综合结果表明,该架构仅增加了1.4%的实现开销。 (4)提出了一体化的片上网络快速仿真工具。软硬件仿真工具多、技术跨度大是当前片上网络仿真成本高、效率低的主要原因。该平台是一款高度参数化的片上网络模拟器,增加了新的性能和功率模型,以及对跟踪驱动方法的支持。此外,该平台还设计了一款片上网络生成器,能够根据配置文件和单元库快速构建片上网络寄存器传输级模型。评估结果表明,该平台能够在系统设计的初期阶段快速地评估新设计的性能、功耗和面积开销,从而降低仿真成本,提高效率。

关键词： STT-MRAM   近阈值   读取功耗   写终止   自旋逻辑器件  

摘要： 自旋转移矩磁随机存储器(STT-MRAM)作为一种新兴的存储器,凭借其非易失性、零静态功耗、近乎于无限的可擦写次数、较高的集成度和与CMOS工艺兼容等优势,使其成为下一代片上缓存和通用存储器的候选存储器之一。本论文围绕STT-MRAM的读写功耗问题和可靠性问题,从读写电路级和存储架构级展开探索与研究。首先针对读电路中最重要的灵敏放大器部分,设计一种工作在近阈值电压附近的灵敏放大器(SA),能够极大地降低读取功耗,并能消除泄露电流的影响;然后针对写电路,提出一种双端叠加抗噪声电阻监测写终止电路,在感测裕度、读错误率、保持良率、终止良率、回跳良率、写终止信号延时、功耗延时积等相关性能参数相比传统写终止方案有较大提升;随后,基于目前自旋转移矩驱动的垂直磁各向异性磁隧道结模型以及65 nm工艺CMOS模型,评估所设计的读写电路在存储器阵列和片上缓存上的性能;最后,为探索低功耗读写电路在存内逻辑运算中的应用,提出一种基于自旋逻辑器件的低功耗存内逻辑计算架构。本文的主要创新成果归纳如下:(1)用于深亚微米级STT-MRAM的漏电流消除电流采样灵敏放大器。在非易失性存储器的设计中,由于高频读取操作,灵敏放大器(SA)贡献了大部分存储器功耗。因此提出了一种漏电流消除电流采样检测放大器,其通过在近阈值电压区域工作来抑制读取功耗。所设计的LCCS-SA采用失调电压消除技术和单端差分电路结构来补偿泄漏电流的影响。在近阈值电压区域,该方案有效抑制了位线泄漏电流引起的读取失败。蒙特卡洛仿真表明,所提出的LCCS-SA可以在0.4 V的电源电压下工作并极大地降低每比特读取功耗。(2)用于STT-MRAM中可靠写入操作的双端叠加抗噪电阻监测写入终止方案。尽管STT-MRAM的电阻监测写终止方案可以减少写功耗,但由于低隧道磁阻比和随工艺变化的噪声干扰导致读取裕度下降,恶化了写终止操作的稳定性。因此提出一种双端叠加抗干扰电阻监测写终止方案(DSA-WT),其中BL和SL上的电压变化可以叠加,以提高读取裕度。采用施密特触发器来代替传统写终止方案中的反相器,进一步提高了写终止电路的稳定性。基于65 nm的CMOS工艺仿真,所设计的DSA-WT方案在各种PVT条件下读取裕度、读取误码率、写完成延迟和功耗延迟积性能都有明显改善。(3)基于自旋逻辑器件的低功耗存内逻辑计算架构。基于一种具有电控磁化开关的可编程自旋逻辑器件,提出了一种低功耗存内逻辑计算架构。该自旋器件基于Pt/Co/Al Ox结构,利用非对称双边栅极电压可以实现自旋器件无场垂直磁化翻转和可控翻转极性。此外,结合电压控制磁各向异性效应调节临界SOT电流的能力,自旋逻辑器件表现出更多样化的可编程能力。实验验证了该自旋逻辑器件的五种布尔逻辑函数以及半加法器函数。通过将低功耗读写电路与自旋逻辑器件相结合实现了存内逻辑计算架构。

关键词： 蓝牙接收机   模拟基带   复数跨阻滤波器   模数转换器   低功耗  

摘要： 随着短距离无线通信技术的发展,低功耗、低成本无线收发芯片的需求日益增加,低功耗蓝牙技术凭借着低成本、低功耗、低延时及高安全性等优势得到了广泛的应用。本文面向低功耗蓝牙系统中的镜像抑制接收机,采用无源混频后级跨阻放大器与滤波器融合、并与逐次逼近寄存器型(SAR)ADC直接级联的方案,设计了其中的低功耗模拟基带电路。本文设计的复数滤波跨阻放大器采用双二阶Tow-Thomas架构,利用差分特性和开关电阻实现增益可调,并通过I、Q路径之间的耦合实现复数滤波以有效抑制镜像信号和直流失调。所用的全差分运算放大器采用低电压设计以适应0.9 V的电源电压。本文设计的SARADC通过调节采样电容的容值实现额外的链路增益,缓解了前级跨阻滤波的增益和输出摆幅压力。在动态比较器的设计中,增加辅助锁存级以降低发生亚稳态的概率;电容阵列DAC采用裂电容的开关策略,降低了电容阵列的动态功耗并缓解了对共模电压缓冲器的功耗需求;采用异步逻辑以适应10 bit精度和32MS/s采样率的设计目标。本文基于SMIC40nm CMOS工艺,在0.9V电源电压下完成了上述模拟基带电路的原理图设计、版图设计及后仿真。本文设计的模拟基带芯片核心面积仅0.1 mm2,总功耗低于1.1mW,其中复数滤波器、ADC的功耗分别为818μW和250μW。本文设计的复数滤波器的中心频率可实现500kHz/1MHz/2MHz三挡可选,带内输出IP3为10.20dBm,通带跨阻增益高达300kΩ。整个模拟基带电路的带内输出IP3达到8.2dBm,各项指标都符合低功耗蓝牙接收机的要求。