关键词:
宽带电力线载波通信
线路驱动器
电流反馈型运放
失配消除
低功耗
摘要:
宽带电力线载波通信(Broadband Power Line Communication,BPLC)技术的不断发展推动了智能电网的建设。但我国低压电力线信道环境与国外存在巨大差异,导致国外的通信标准产品不能很好地适应国内需求。为了引导我国电力线通信产业健康发展,国家电网公司结合我国电力线信道特点和技术积累制定了低压高速电力线载波通信(High-speed Power Line Communication,HPLC)标准,并开始推动符合标准的相关通信产品研发。在整个BPLC物理层架构的局端设备中,线路驱动器相对于数字信号处理(Digital Signal Processing,DSP)器和模拟前端(Analog Front End,AFE)主芯片而言,承担了大电流的电力线驱动任务,消耗了电源系统中的绝大部分功率以保障传输信号的高质量接收。其自身的线性度和带宽分别决定了通信误码率(Symbol Error Rate,SER)和传输率,静态功耗则影响了电能利用率,但现有国产芯片和结构在这些关键性能上均受到了限制。为满足国内BPLC进一步发展的应用需要,本文研究并设计了一款高线性度宽带线路驱动器芯片,主要工作内容和创新如下:(1)针对芯片在工艺制造中产生的失配而引起的线性度恶化,基于电流反馈型运放(Current Feedback Operational Amplifier,CFOA)的基础电路结构提出了一种失配消除方案。匹配通道之间的失配会增加电路的偶次谐波失真,且不可避免,而现有的驱动器结构专注于从电路本身提高线性度,忽略了外在工艺失配的影响。为研究通道失配对芯片谐波失真的具体影响,根据谐波的生成机制,构建了放大通道的失配模型。为降低通道失配产生的影响,设计了一种交叉电流桥(Cross-Current Bridge,CCB)结构来综合两个通道的误差电流,达到了失配消除的效果。经过模型推导和仿真验证,该结构对偶次谐波失真的改善可以达到9.5d B。测试结果表明,在12MHz频率和8Vpp输出幅度下,设计的线路驱动器芯片驱动50Ω负载的二次谐波失真为-64d Bc,频段内衰减率为1.2d B/MHz,相比传统结构,整体线性度提升了3倍。(2)针对传统输出级对线路驱动器芯片带宽(Band-Width,BW)的限制,提出了一种单位增益放大器的输出级方案。通过对传统锥形输出级的研究,总结了其在应用中存在的三个缺点:多级结构会引入额外的极点;跟随器结构对负载变化敏感;功率驱动管的推挽(Push-Pull)结构会引入交越失真。设计的输出级利用闭环结构减少极点数量,扩展了芯片带宽,并且利用负反馈的特性降低输出阻抗和由功率管引入的失真,提升了带宽稳定性和线性度。测试结果表明,相比传统结构,设计的线路驱动器芯片带宽扩展了2倍,带宽稳定性的提升了10倍,在50Ω和100Ω负载电阻下的带宽分别为112MHz和120MHz。(3)针对线路驱动器芯片中过温保护(Over-Temperature Protection,OTP)模块的静态功耗问题,提出了一种适用于双极结型晶体管(Bipolar Junction Transistor,BJT)工艺的低功耗OTP方案。OTP模块的静态功耗直接影响了线路驱动器芯片的功率效率,由于BJT和互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺的导电特性差别,传统内置比较器的OTP结构在应用于BJT工艺时拥有高静态功耗,但BJT工艺又是保证线路驱动器芯片基础性能的最优选择。设计的OTP结构采用一种带正反馈的电流分配结构切换电路状态,无需内置比较器或设置参考电压,降低了静态电流和晶体管数量,提高了模块的工艺稳定性和电压稳定性。测试结果表明,相比传统结构,设计的OTP电路模块静态电流小于100μA,功耗节省率达到了97%。本文设计的BPLC线路驱动器芯片采用30V耐压的绝缘体上硅(Silicon-on-Insulator,SOI)-互补双极型(Complementary Bipolar Junction Transistor,C BJ T)工艺流片实现,芯片的最大输出线路功率为35.5d Bm,为后续BPLC芯片的国产化打下了基础。