关键词:
锁相环
自匹配电荷泵
动态偏置
寄生参数
图神经网络
长程链路插入
摘要:
频率综合器是无线通信领域中的重要模块,当前的主流设计普遍采用数模混合锁相环(电荷泵锁相环)或全数字锁相环实现。为了降低整体电路运行功耗,降低工作电压是主要的技术途径之一;而低电压场景下要保证锁相环电路正常工作,且确保低相位噪声等性能指标,就对电路参数的设计优化提出了更高的要求。同时,为充分考虑寄生效应对电路性能的影响,需要反复进行后仿真、电路参数调节和版图重新规划的迭代,这对解决锁相环电路设计的优化收益与设计敏捷性之间矛盾提出了更大的挑战。
鉴于以上问题,本文聚焦低功耗锁相环的优化设计以及基于寄生参数预测的优化设计方法研究。本文的主要研究工作与创新点有:○1提出了模块电路自匹配、预分频器动态钟控及模块间自适应等设计方法,有效降低了锁相环功耗。在电荷泵设计中,设计了一种自匹配结构,配合轨对轨运放以减小失配;在分频器设计中,使用一种动态钟控结构,优化现有的2/3预分频器结构,实现了动态功耗的降低和高频下的有效收敛;在压控振荡器中,设计了一种动态衬底偏置结构,实现了C类压控振荡器设计,实现低电压起振和开环状态下的低相噪输出;使用随机序列生成器,设计了一类最大周期小数调制器,实现三阶噪声整形。○2面向锁相环电路敏捷设计需求开展寄生参数预测研究,针对电路中对耦合效应敏感的器件和复杂的线网分布,提出了基于随机长程耦合机制和有向图补充的预测模型,较好解决了训练过程中对耦合效应缺乏认知而造成的错误过拟合,提升了模型准确性。○3基于所提出的版图设计前寄生参数预测模型,针对前仿设计参数优化与后仿性能验证反复迭代的收敛问题,提出了一种基于寄生参数预测的改进模拟电路优化设计方法及流程,并以低功耗锁相环电路的参数优化为例,验证了该方法的有效性。
基于40 nm工艺,完成了一款用于BLE4.0蓝牙通信应用的小数分频锁相环电路设计和验证,在整数-N模式下,锁相环的相位噪声实测为-116.39 d Bc/Hz@1MHz和-86.7d Bc/Hz@100k Hz;在小数-N模式下,锁相环的相位噪声为-109.18 d Bc/Hz@1MHz和-85.94d Bc/Hz@100k Hz,该锁相环电路在0.7 V电源下的总功耗为1.6 m W,其中可编程分频器和电荷泵分别消耗0.163 m W和0.161 m W。本文寄生参数预测模型使用Pytorch和DGL框架实现,并且使用多个既有电路的数据进行训练和拟合,使用基于40 nm工艺设计的多种常用模拟集成电路的电路图和对应版图(包括运算放大器、比较器、间隙基准、低噪声放大器、电荷泵等)进行寄生参数预测精确度验证,均方误差小于1.83%,决定系数R2为0.89。针对锁相环电路中的压控振荡器模块,使用基于寄生参数预测的设计方法与传统的基于后仿真设计迭代的方法相比,首次版图设计下,压控振荡器的相邻频带混叠度优化提升2.1%,电荷泵的失调时间控制从82ps降低到70ps,完成相同的设计优化任务,所需平均迭代时间开销降低到原有方法的1/4。