关键词： 锁相环   小数分频   Delta-Sigma   MASH1-1-1结构   线性反馈移位寄存器  

摘要： 锁相环能自动跟踪输出信号与输入信号之间频率的差异,用做时钟生成和频率调整电路,是频率合成器的关键组成部分。小数分频锁相环能对锁定的频率进行微小的调整,满足电子系统对高精度频率的要求,广泛应用于雷达通信、光纤通信、微处理器等领域。因此高速、高精度、低功耗小数锁相环的研究具有重要的意义和实用价值。 为提高锁相环的相位噪声性能,在对锁相环进行深入研究的基础上,提出一种基于MASH1-1-1结构的小数分频锁相环。从电路结构、参数设计、子模块电路设计等角度,优化系统性能。主要研究内容及创新点为: (1)在深入研究锁相环结构的基础上,设计电路各模块即鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、双模分频器、Delta-Sigma小数分频器的结构。分析各电路模块参数对锁相环性能的影响。建立了锁相环的线性模型并通过Simulink对锁相环进行行为级仿真验证。仿真结果表明:在设计的模块参数下,环路实现了锁定。 (2)基于55nm CMOS标准工艺对电荷泵小数分频锁相环进行电路设计。采用了直接输入计数初值的形式来实现分频比的调整。采用低功耗D触发器设计三态结构鉴频鉴相器,并调节延时电路,消除“死区”。采用共源共栅电流镜增强电流的匹配性,增加运算放大器使镜像电流更加稳定。采用三阶环路滤波器提高锁相环的跟踪性能、噪声抑制能力和带宽范围。设计CMOS差分负跨导LC振荡器,提高相位噪声性能和抗共模噪声及抗干扰能力。设计高精度、低功耗、低相位噪声的MASH1-1-1结构的Delta-Sigma小数分频器。引入线性反馈移位寄存器生成伪随机序列,提高小数分频器的相位噪声性能。 (3)利用Cadence软件对电荷泵小数分频锁相环各电路模块进行了仿真验证,并对锁相环电路系统进行了数模混合仿真验证、版图设计及后仿真。仿真结果表明,在电源电压1.2V,参考时钟32MHz,整数分频为80,小数分频为0.25的情况下,锁相环稳定输出2.568GHz信号,锁定时间为1.8μs,相位噪声为-108d Bc/Hz,功耗为1.839m W,抖动为6.325ps,小数分频锁相环工作范围覆盖2.1GHz至2.9GHz。 绘制锁相环整体版图并提取版图参数进行后仿真。在SS 100℃1.4V、TT 27℃1.2V、FF-40℃1V三种工艺角下,输出信号的峰峰值抖动分别为6.48ps、6.32ps、6.41ps,达到了预期效果。设计的低功耗快速锁定的电荷泵小数分频锁相环,在现代电子设备和通信系统中具有良好的应用前景。

关键词： 无线传感节点   低功耗   温差发电   LoRa   STM32  

摘要： 无线传感节点是物联网和工业互联网的重要基础,已广泛用于工业、农业、国防等领域的状态参数监测。目前,无线传感节点主要采用电池方式进行供电,但电池供电寿命有限,需要定期检查与更换,不仅增加了成本,而且大量废旧电池会严重污染环境。为此,降低无线传感节点的功耗不仅可以延长电池使用寿命,还可以通过收集环境能量实现自供电,这对于提升无线传感节点的长期运行能力和部署范围具有重要的理论意义和应用价值。针对无线传感节点采集和传输过程中数据功耗大的问题,本项目从软硬件协同设计的角度降低无线传感节点各个功能模块的功耗,并采用温差发电技术实现其自供电,开展了LoRa传感节点软硬件低功耗设计、温差发电电路设计等研究。论文的主要工作包括:1、以振动与温度数据采集为对象,以STM32L475VET6为主控制器,阐述了低功耗LoRa传感节点的整体设计思路,分析了LoRa传感节点功耗的主要组成,选用温差发电方式来实现其自供电。2、针对LoRa传感节点功耗大的问题,在硬件上通过对比分析选用了低功耗的传感器、主控制器和LoRa模块等关键部件,优化工作电压降低传感器的功耗,并采用自动触发供电开关来降低LoRa传感节点的待机功耗。3、为了进一步降低LoRa传感节点的功耗,在软件上对其每个功能模块开展低功耗设计研究,包括主控制器采用24MHz低频运行方式、温度传感器采集数据后进入休眠模式、加速度传感器采用低功率模式等,且整个LoRa传感节点采用间歇性工作模式,即发送数据后进入休眠模式,等待下一次唤醒,明显降低了LoRa传感节点的待机功耗。4、为了提高温差发电的输出功率,设计了一种最大功率点追踪电路,并对其主要元器件参数开展了优化设计,使得其能持续输出最大功率,并采用芯片BQ25504实现对LoRa传感节点的供电管理。5、分别研制了振动与温度LoRa传感节点和温差发电的原理样机,搭建了温差发电实验系统和轴承全寿命状态监测实验台,测试了温差发电的输出电能和LoRa传感节点的平均功耗,结果表明该节点的平均能量为0.055729J、温差发电的输出能量为0.077J,从而验证了实现该节点自供电的可行性。

关键词： 全电式水下闸阀执行器   液动力   低功耗保持机构   蒙特卡洛法  

摘要： 在水下油气开采领域,水下生产系统的应用最为广泛,随着水深的增加以及传输距离的变长,全电式水下生产系统将逐渐取代传统的电液复合式。作为系统的最终执行单元,全电式水下闸阀执行器通过控制生产管路的通断,实现对水下油气的开采。我国在这个领域的技术尚不成熟,与发达国家存在一定的差距,开展对全电式水下闸阀执行器相关技术的研究,对于填补我国在水下油气开采领域的空白具有深远的影响。 本文依据课题的设计指标与水下设备的实际工作环境,完成了闸阀执行器的总体方案设计。针对执行器需要具备的功能,设计了一种阀门位置可视化的位置指示机构;提出了一种将复位弹簧作为储能元件的失效-安全关断机构;为了满足闸阀执行器长期开启的需求,设计了一种低功耗保持机构,该机构以电磁铁作为驱动元件,通过螺旋传动与凸轮传动将电磁铁的驱动力转化为闸阀执行器的保持力。针对执行器电气系统的控制驱动原理,确定了控制系统与驱动系统的元件组成。 针对本文闸阀的结构,分析闸阀启闭时阀杆受到的静载荷。以动量定理为基础,结合孔口流动的伯努利方程以及连续性方程,对稳态液动力与瞬态液动力的理论值进行分析。得到了执行器驱动闸阀时需要提供的开启力与关闭力,并以此为基础设计了复位弹簧以及驱动机构的螺纹副,确定了驱动电机与减速器的型号;设计了一种基于阻尼孔的自循环式缓冲机构,基于微元的思想,确定了满足设计指标的最佳阻尼孔直径。 依据结构设计的结果,分析执行器低功耗保持机构的性能。首先建立其载荷模型与运动模型,得出性能评价指标与设计参数之间的关系。然后基于Morris筛选法,并结合数学软件对设计参数的影响规律与敏感度进行分析,结合优化模型与执行器尺寸的限制,确定了机构的最优设计参数。最后对加工误差的影响进行研究,利用蒙特卡洛法对其进行统计分析,得出机构在确定的设计参数与加工误差下的性能分布范围。 根据水下设备实际的工作环境,搭建出一套相应的测试系统,针对执行器各机构所对应的各项关键功能,对研制的工程样机进行试验,验证了电气系统的监测功能与冗余功能,以及机械系统的冗余驱动、失效安全关断和阀门位置指示功能,并且,本文研制的闸阀执行器能够以一个很低的功率维持阀门长期开启,具备低功耗保持功能。

关键词： 物理不可克隆函数   施密特触发器   交叉耦合结构   稳态转化结构   低功耗   高可靠性  

摘要： 物联网在日常生活中的应用层出不穷,物联网硬件终端作为载体已经渗透进各行各业中。然而数量庞大的硬件终端中携带着巨量的敏感信息,如何保障用户信息安全是如今物联网行业要解决的重要技术难题。对此,研究人员已经从实践中发现仅靠软件算法层面的解决方案具有局限性,因此针对物联网硬件信息安全的研究逐渐从基于密码学的软件层解决方案过渡到基于硬件固有属性的信任根的物理层解决方案。而物理不可克隆函数（Physical Unclonable Functions,PUF）以其轻量化、低成本、高可靠性的优势,成为了当前物理层解决方案的一种新型安全原语。物理不可克隆函数利用了对电路性能有负面影响的半导体制造工艺失配来产生每块芯片唯一的身份识别凭证,其识别凭证存在于电路结构中而无需存储介质,且实际生产的电路参数难以复制,这为硬件设备提供了防篡改、高可靠的保障。然而物理不可克隆函数芯片在不同的应用场景中有各自的性能要求,如移动硬件终端则对电路有低功耗和高可靠性的要求。 本课题的主要研究内容是应用于物联网移动终端的低功耗高可靠的物理不可克隆函数芯片设计,主要实现了基于施密特反相器交叉耦合结构的弱PUF设计和基于施密特反相器稳态转化结构的弱PUF设计。其一,基于施密特反相器交叉耦合结构的弱PUF设计利用了施密特反相器具有从0.15V至1.2V的宽电压工作范围和在低电源电压下的高噪声容限优势,并采用两个施密特反相器相互首尾相接成交叉耦合结构的电路方案。基于半导体制作工艺偏差影响下两个交叉耦合反相器间的翻转电压会产生随机性的失配,这种失配将进一步决定最终耦合点的收敛电平,实现了PUF电路的高能效高可靠性的工作模式。其二,基于施密特反相器稳态转化结构的弱PUF设计利用了基于翻转阈值比较的单稳态特性,规避了双稳态电路在求值阶段易受热噪声、电磁干扰等环境因素影响的问题,并利用配置选通信号的方式,复用了基于施密特反相器的交叉耦合结构来锁存随机输出响应,以此既保证了PUF密钥的高稳态可靠性,又实现了密钥高可复现性的设计目标。 前者采用UMC 65nm 1.2V的标准CMOS工艺进行电路设计和仿真,目前已回片并完成了测试,测试结果表明该芯片具有较小的归一化每比特面积（986.13 F2/bit）、较高的唯一性（0.4 V电源电压,50.57%）、极低的核心能耗（0.4 V电源电压,2.31 f J/bit）和高可靠性（0.4 V电源电压,本征误码率0.03%）,验证了该方案的低功耗高可靠性的优势。后者亦采用UMC 65nm 1.2V的标准CMOS工艺进行电路设计和仿真,仿真结果表明该电路也具有较低的归一化每比特面积（1212.12 F2/bit）、高唯一性（0.4 V电源电压,49.97%）和高可靠性（0.4 V电源电压,本征误码率0.03%）,此外还改善了求值阶段的可靠性（0.4 V电源电压,误码率2.67%）,目前已交付流片等待回片测试。上述两种弱PUF均通过了随机性NIST套件测试,具有宽工作电压范围,低能耗和高可靠性的性能优势,在物联网移动硬件终端的信息安全解决方案中具有较大的应用潜力。

关键词： 模数转化器   低功耗   运放共享   无采样保持运放   行为建模  

摘要： 本篇论文以无刷直流电机作为应用背景,而无刷电机稳定工作需用数字信号处理器（Digital Signal Processor,DSP）来控制,而作为DSP中的交互桥梁——模数转换器（Analog-to-Digital Converter,ADC）,其设计至关重要。本文设计了一款12位混合结构的流水线ADC,并在ADC前端加了可编程增益放大器（Programmable Gain Amplifier,PGA）以提升精度。本文的主要工作包括: （1）调查研究了流水线ADC的国内外发展情况,概述了流水线ADC的工作原理,并且还分析了流水线ADC的误差来源。 （2）分析了ADC的功耗来源并从系统和电路两方面着手降低功耗,在系统层次上,缩减采样电容并将流水线ADC级数进行最优化;在电路层次上,移除采样保持电路以及相邻流水级共用一个运放,但会带来输入范围变小、孔径误差、输出冲突以及量化出错等问题,通过改进比较器结构、匹配两条信号路径、增加共享开关以及采用subranged SAR结构来解决上述问题,最后还对流水线ADC系统建模以指导电路设计。 （3）设计了一个PGA以提升ADC的精度,较原来的ADC精度,最小可分辨精度从0.8 m V变为0.03 m V,实现了16位ADC的精度。 （4）完成了ADC信号处理模块的设计,包括电路和版图设计,最后还参与了所负责模块的流片测试。 基于SMIC 40 nm工艺流片,整个ADC信号处理模块面积为1.42 mm,其中PGA模块面积为0.19 mm×0.08 mm,ADC模块面积为1.3 mm×1.08 mm。测试结果表明:3.3 V电源供电下,5.714 MS/s采样率时,无杂散动态范围为84.26 d B,信噪失真比为67.60 d B,模块功耗为45.54 m W,符合低功耗和设计指标要求。

关键词： 逐次逼近型   低功耗   异步   浮动反相放大器   高速   分段式  

摘要： 科学技术飞速发展的今天,如智能手表、智能手机、智能手环等各种新兴电子便携式设备逐渐进入人们的生活。作为这些便携式设备中的重要部分,模数转换器的性能显得格外重要。基于对便携性以及高性能的需求,模数转换器需要实现更高分辨率和速度以及更低的功耗和更小的面积。在所有类型的模数转换器中,SAR(Successive Approximation Register)ADC(Analog to Digital Converter)由于其结构简单且适用于便携式设备所要求的高速以及低功耗场合被广泛研究。本文结合便携式设备高速以及低功耗的设计需求,研究和设计了一个12位20MS/s的异步SAR ADC。论文设计的SAR ADC整体采用差分结构,采用栅压自举开关作为采样开关以减小非线性;通过使用分段式电容性数模转换器以减小电路整体面积与电容阵列总容值,并使用基于共模电压的开关切换策略与下极板采样;采用了FIA比较器,通过利用储能电容来代替电源供能的浮动反相放大器作为预放大级以及采用Strong-Arm结构的锁存器作输出来减小功耗并提高比较速度,同时对多级FIA比较器的噪声进行了分析;选取异步时序逻辑作为SAR的整体时钟逻辑;运用了一种基于最小二乘法的数字前台校准算法以校准电容失配;对CDAC的版图采用棋盘式布局,分析并减小非理想因素对电路整体性能的影响。本文提出了两种设计,采用一级FIA比较器的设计I与采用二级FIA比较器的设计II,二者都采用TSMC 180nm CMOS工艺,设计II芯片核心面积为0.212mm。在1.8V的电源电压下,带有瞬态噪声的系统后仿真结果显示,设计I电路总功耗为1.9m W,信噪失真比为69.31d B,而有效位数为11.21bit,实现了166.5d B的Schreier优值;而设计II电路总功耗为2.1m W,信噪失真比为70.31d B,而有效位数为11.39bit,实现了167.1d B的Schreier品质因数。

关键词： 时差法   NB-IoT   低功耗   滤波算法  

摘要： 传统机械水表的计量元件都是机械构造,磨损程度随着时间的推移而越来越严重,这会影响到水表计量的精度。超声水表因使用超声波原理进行非接触测量,故而超声水表的使用寿命更长,计量精度更高,在市场上更受欢迎。超声水表结合NB-Io T物联网技术,能够将水表计量数据实时的上传到云平台,能将数据视觉化,更加形象的展现到客户面前,不断的推动智能水表的发展。 为了提高超声水表的精度,本文以时差法为本次超声水表的测量方法,提出一种新的综合滤波算法对数据进行滤波处理。为满足超声水表低功耗的需求,选择低功耗器件作为硬件电路设计元件,同时对软件算法进行低功耗优化。 本次设计的超声水表以MSP430F449IPZ低功耗单片机作为超声水表测量的主控MCU,以TDC-GP22高精度时间芯片用于驱动压电式超声波换能器收发超声波信号,以NB-Io T模组将数据上报到平台。以限幅值滤波算法先将远离信号曲线的误差进行剔除,再通过流速大小分别选择不同的滤波算法进行数据处理。对超声水表测量的结果进行误差修正,将误差修正之前和误差修正之后的测量水表比照,发现进行误差修正之后,超声水表的测量误差得到较大改善,均处于误差标准之内。通过对硬件元器件的选型以及软件算法的设计,实现超声水表的低功耗需求。设计实验进行验证,根据实验结果的推算,本次设计的超声水表,能够使用至少10年。

关键词： 压控振荡器   变压器   双核   低功耗   低相位噪声  

摘要： 随着物联网(Internet of Thing,Io T)、低能耗蓝牙(Bluetooth Low Energy,BLE)、5G通信、可穿戴设备、生物医疗电子等技术的快速发展,通信系统对功耗、相位噪声等性能指标要求越来越高。压控振荡器(Voltage-Controlled Oscillator,VCO)是通信系统中关键模块之一,VCO的相位噪声和功耗直接影响着通信系统的噪声性能与功耗表现。因此,在满足相位噪声要求的条件下,降低VCO的功耗是实现低功耗通信系统的关键之一。同时,随着电子产品市场对产品大小,便携度的要求以及庞大数量的需求,CMOS工艺技术因其高集成度和低成本被广泛用于集成电路(Integrated Circuit,IC)设计中。因此,当前研究的热点之一是在新工艺下设计性能更优的低功耗压控振荡器(Low Power Voltage-Controlled Oscillator,LPVCO)。本文首先对近七年来国内外低功耗压控振荡器的发展动态进行了详细的介绍。介绍了VCO的基本原理、振荡器的主要分类、VCO常用性能指标、相位噪声分析模型与优化方法。介绍了VCO设计中常用的无源器件包括电容电感的等效模型、参数的仿真与计算。针对物联网场景的低功耗高性能需求,本文设计了一款基于变压器的堆叠跨导压控振荡器。振荡器工作在标准电压0.8 V下,通过使用两对PMOS交叉耦合对为谐振网络提供负阻,相比传统交叉耦合对VCO,改善了功耗以及闪烁噪声贡献的相位噪声。本设计基于28 nm CMOS工艺下,调谐范围为4.2-5.6 GHz(29%),在1 MHz频率偏移处相位噪声为-120/-113 dBc/Hz,功耗为680/678μW,品质因数(Figure of Merit,Fo M)为195/190 dBc/Hz。针对5G通信场景的低功耗高性能需求,本文设计了一款中心频率为10.4 GHz的低功耗、低相位噪声的双核压控振荡器。通过设计完全对称的高品质因数的电感,同时采用低电压低功耗的Class-C结构,改善了传统高频振荡器的性能。本设计基于180 nm CMOS工艺下,工作在1.2 V的电源电压下,调谐范围为9.6-11.2 GHz(15%),在1MHz频率偏移处相位噪声为-123/-117 dBc/Hz,功耗为10/12 m W,Fo M为193/187 dBc/Hz。与前沿10 GHz频段的设计相比,具有较低功耗表现。

关键词： 忆阻器   二维材料   低功耗   逻辑运算   氧掺杂   阻变特性  

摘要： 在大数据形成的时代,每年都会产生大量的数据量。庞大的数据量要求下一代非易失性存储器（NVM）技术具有较大的存储空间和速度。其中,忆阻器通过在不同电阻状态之间的切换来存储和输出信息,其可伸缩纳米级尺寸使其实现高密度和大规模集成成为可能。忆阻器具有亚纳秒的切换速度,低编程能耗和长写/擦除耐力,并且有望解决传统计算机体系结构中的关键问题。此外还可以用来模拟（生物学）大脑中的突触连接,这在神经形态计算中引起了越来越多的关注。二维材料由于自身材料的特点,将其作为功能材料或结构材料,更有希望减小器件尺寸、降低器件运行功耗以及提高器件的工作效率,目前已经有很多二维材料应用于忆阻器的研究当中。本文利用机械剥离的方式制备出多层的MoTe2材料,主要研究内容如下:1.利用多层的MoTe2材料制备了Ag/MoTe2/Au垂直结构器件,探究了Ag/MoTe2/Au垂直结构器件典型的电学特性,器件表现出良好的循环耐受性并且可重复制备,具有较快的开启（40 ns）和关闭速度（140 ns）,在不同限制电流（100μA、300μA和500μA）下都表现出优异的保持特性,具有多级存储的性能。此外,器件具有较低的运行功耗（4.48 p J）。通过导电原子力显微镜（C-AFM）和温度依赖性的电阻测量证实Ag导电细丝的形成和断裂是器件阻变行为的原因。最后我们制备了基于Ag/MoTe2/Au垂直结构器件的逻辑阵列,实现了多种逻辑运算的功能（AND、OR、XOR、NAND和IMP）,验证了存算一体的可行性。2.利用机械剥离得到的多层MoTe2材料制备了Au/MoTe2/Au平面结构器件,由于MoTe2材料本身具有容易氧化的特点,所以我们通过在空气中加热和氧等离子体处理两种方式对MoTe2材料进行掺杂,在MoTe2材料中引入氧缺陷,器件表现出增强和抑制两种不同的易失性电学特性,并对这两种不同的电学特性的机制做出了分析和解释。利用该电学特性探究了Au/MoTe2/Au平面结构器件的响应电流与电脉冲宽度、电脉冲幅值、电脉冲数目以及电脉冲频率的依赖关系。此外,MoTe2材料的带隙在1.0 e V左右,在可见光乃至近红外光波段均有吸收,所以我们进而探究了Au/MoTe2/Au平面结构器件在可见光到紫外光（VIS-UV）以及近红外光（IR）波段的光学特性。通过对光信号的调控探究了光响应电流与光脉冲时间、光脉冲强度、光脉冲个数和光脉冲频率的关系,以及实现了神经突触学习行为的模拟。

关键词： 光学容积脉搏波   心率检测   卷积神经网络   低功耗  

摘要： 心率变化与心脏疾病密切相关,是人们在生活和运动中判断身体健康的重要指标,可穿戴智能手表/手环可以方便地在运动中实时的获取心率值。目前可穿戴智能手表主要利用光学容积脉搏波(Photoplethysmography,PPG)采集生理信号并以此计算心率值。然而,人们手臂运动引起的运动伪影(Motion Artifacts,MAs)会影响基于PPG的心率检测的性能。运动伪影通常是由于传感器模块相对于皮肤的运动产生的,运动伪影会导致预测的心率值出现较大的误差,所以在运动过程中获得准确的心率具有重要意义。为了解决以上问题,引入了复杂的除噪算法,但随着检测准确率和鲁棒性的提高,算法复杂度和训练参数也随之增加,显著增大了计算和存储资源的负担,因此,它们难以在低能耗和追求实时性的硬件平台上的部署。考虑到PPG的可穿戴设备应满足用户持续监测的需求,需要对嵌入式进行低功耗的探索,在性能与功耗之间取得良好平衡。基于以上问题,本工作基于PPG进行了高准确率和低功耗的心率检测模块设计,本文的主要工作如下:首先,在算法方面,本文设计了基于单通道PPG的时间卷积神经网络心率检测模型,比传统的信号处理方法准确率更高;并在保证准确率的同时,将网络规模进行了极大化的压缩,以减少参数量和计算量。其次,在硬件方面,本文对基于卷积神经网络的心率检测模型进行了硬件设计,并引入了时钟门控和计算跳零的低功耗优化设计等。通过算法设计与硬件仿真协同研究,降低模块中的冗余计算和数据搬运,从而降低模块功耗。接着,对以上提出的算法和硬件进行了实验和分析,并构建基于FPGA平台的心率监测演示验证系统,对提出的设计进行验证和评估。最后,通过实验和分析发现,基于本文提出的基于PPG的神经网络心率检测算法在Da Li A数据集上达到了5.18 BPM的平均绝对误差。另外,基于Xilinx的Artix7 FPGA平台对本设计进行了资源和功耗分析,本文所设计的硬件模块动态功耗为810μW。仿真结果表明,与现有心率检测算法相比,本文提出的算法在公用数据集的测试中显示出更高的心率检测的准确性,同时满足了可穿戴设备低功耗的要求,实现了高准确率和低功耗的心率检测,满足在可穿戴智能手表与手环中实时心率监测的应用。