关键词： 中子谱仪   中子剂量   卫星载荷   低功耗   读出电子学  

摘要： 空间中辐射环境极为复杂,尤其是近地轨道附近的辐射带,包含银河宇宙射线、太阳高能粒子以及各类次级粒子。探测近地轨道的中子有助于更加深入地理解空间科学问题,如辐射带粒子来源,太阳对粒子的加速原理等。由于中子不带电,通常使用间接方式来进行探测,探测过程常常受到带电粒子和次级中子的影响,导致中子探测误差较大。中子谱仪搭载在小卫星MN30-4上,执行近地轨道的中子探测任务,探测的中子为热中子和能量小于20 MeV的快中子。本文设计了中子谱仪探测器的类型和排布方式:共使用1 5片硅探测器,使用核反应法和反符合方式进行中子探测,使用6LiF转换层对热中子进行转换,使用高密聚乙烯转换层对快中子进行转换,并使用钆(Gd)制成的屏蔽层对中子谱仪的非探测面进行屏蔽。以上的设计可以一定程度上去除带电粒子和次级中子的影响,提高中子探测的准确性。本文设计了中子谱仪的系统总体架构,其电子学部分包含三块电路板,分别为电源板、前端板、数据板。电源板设计了低噪声的电源模块,负责中子谱仪中各个器件的供电以及探测器偏压的产生。前端板连接探测器,使用SKIROC2A芯片作为前端读出芯片。数据板包含FPGA、单片机和存储器等芯片,FPGA对前端板进行控制和数据读出,读出的数据通过串行外设接口(Serial Peripheral Interface,SPI)传输至STM32单片机进行保存,同时设计了 CAN总线与以太网接口,负责与卫星的通信。最终组装的中子谱仪正样外壳为铝合金材质,使用阳极氧化处理其表面,外壳长宽高分别为93 mm、87 mm、93 mm,总重量为791 g。为验证中子谱仪设计的有效性和准确性,对前端读出芯片的基本性能进行了测试,读出电路各通道基线不一致性小于17个ADC码,所有通道的RMS小于2.0个ADC码,放大及转换电路线性度大于0.99。中子谱仪测试了各个接口及功能,与卫星进行了联调测试。在完成基本测试后,在国内多个加速器和辐射源,使用241 Am-α源、14 MeV中子束流、2.5 MeV中子束流、241 Am-Be中子源、14 MeV质子束流等实验装置对中子谱仪进行测试,在各项实验中,中子谱仪取得的数据与模拟结果吻合良好,符合设计预期。同时基于中子谱仪,设计制造了一款中子剂量仪,可为航天员出舱或是未来登月任务提供中子剂量测量的服务。为减小体积和降低功耗,中子剂量仪相较于中子谱仪适当缩减了探测器规模,并使用分立元件搭建放大电路和采样保持电路,使用了包含内部ADC的低功耗MSP430单片机作为主控芯片进行数据的读出与处理。使用函数信号发生器对中子剂量仪进行测试,中子剂量仪放大和读出电路工作良好,线性度大于0.998,整机额定功耗11.7 mW,可以实现长达10天的工作时间。

关键词： 低功耗功率MOS器件   耐压模型   比导通电阻   特征电容   双向开关  

摘要： 低功耗功率MOS器件在应用中有效降低系统功率损耗,提升系统效率,提高系统设备可靠性,减少系统成本,是实现电力电子设备的小型化、集约化、智能化不可或缺的基础和核心元件。自沟槽MOSFET结构发明和广泛应用以来,研究者们在沟槽MOSFET优化、超结MOSFET、体内场板MOSFET与分离栅MOSFET四个方向进行创新研究并获得更低功耗的功率MOS器件。特色工艺功率产品的提出实现了超越摩尔的创新途径,以功率MOS器件为主的“功率芯”成为“中国芯”最好的突破口。继续挖掘低功耗功率MOS器件潜力,研究更低导通电阻、更小芯片面积和更快开关速度的结构与技术,最大发挥功率MOS器件在驱动、开关等方面的优势,是研究者们的不懈追求。本文以低功耗功率MOS器件为研究对象,研究了低功耗功率MOS器件理论模型、结构、设计与工艺实现。提出沟槽功率MOS器件耐压解析模型和亚微米器件铝硅双扩散模型,并提出亚微米沟槽功率MOS器件、分离栅沟槽功率MOS器件和垂直单管双向功率MOS开关共计三类低功耗功率MOS器件新结构。主要创新点如下:一、提出低功耗沟槽功率MOS器件耐压解析模型、亚微米结构铝硅双扩散模型和亚微米沟槽功率MOS器件新结构。首先,建立沟槽功率MOS器件的二维耐压解析模型,获得漂移区二维电场分布,并给出最优击穿判据,得到器件击穿电压（breakdown voltage,BV）、比导通电阻(specific on-resistance,Ron,sp)与结构和工艺参数的关系,实现沟槽功率MOS器件最优设计。基于该模型,提出并设计亚微米沟槽功率MOS器件新结构,元胞节距达到0.5μm级。同时,为研制该器件,提出亚微米结构铝硅双扩散模型,在扩散区中进行定性分析与基于恒定杂质源扩散和非稳态扩散的半定量分析,获得失效状态、临界状态和可靠状态下扩散区中铝的相对扩散系数和相对浓度的分布。基于该模型,讨论了金属电介质层对铝硅双扩散的影响,提出铝硅双扩散工艺并实验验证了其可靠性。实验结果显示,亚微米沟槽功率MOS器件具有24.1 V的BV和3.68 mΩ·mm2的Ron,sp,相比量产的低压沟槽功率MOS器件比导-耐压优值提升35.5%,器件功耗进一步降低。二、提出低功耗分离栅沟槽功率MOS器件（SGMOS）新结构。首先,对传统低压SGMOS进行优化分析,并研究其终端耐压退化机理。在此基础上,提出倒L型源高掺杂区结构的SGMOS,设计以斜角四象限注入为关键的源注入工艺实现该器件的制造。实验测得耐压为38.5 V的该器件具有157.5 mΩ·n C的导通电阻-栅电荷优值,相比同电压的低压SGMOS,性能获得18.2%的提升。提出窄控制栅结构的SGMOS,设计以类侧墙形成方式的窄控制栅形成工艺实现该器件。实验测得耐压为25 V的该器件具有34.1 mΩ·n C的导通电阻-栅电荷优值,相比同电压的低压SGMOS,性能获得11.7%的提升。研究复合介质层结构的SGMOS并对其进行优化设计,复合介质层结构指采用多层介质替代场板多晶硅与N漂移区间的隔离氧化层,实现相同的等效厚度下具有可调的等效介电常数,优化漂移区电场,降低漂移区电阻,从而实现器件功耗的进一步降低。此外,复合介质层结构还可以降低SGMOS元胞节距缩小而带来的工艺风险。三、提出低功耗功率MOS双向开关三层叠封方案、集成封装方案与垂直单管双向功率MOS开关新结构。使用亚微米沟槽结构,设计集成采样功率MOS器件的功率MOS双向开关,提出功率MOS双向开关与数据采集芯片、控制芯片三层叠封的封装方案,实现功率开关芯片级集成、系统级封装。使用分离栅沟槽结构,设计集成预充预放功率MOS器件的功率MOS双向开关,提出功率MOS双向开关集成封装方案,提高功率MOS器件开关与导通一致性,同时降低系统级成本。此外,提出并设计垂直单管双向功率MOS开关,将传统的双向开关对管设计转化为单管设计,从双沟道U型电流通路功率MOS双向开关转化为单沟道垂直型电流通路功率MOS双向开关,缩小功率开关整体尺寸,实现导通阻抗的降低,设计20 V双向耐压的功率MOS开关具有1.84 mΩ·mm2的极低Ron,sp。

关键词： 低功耗   亚采样毫米波锁相环   注入锁定倍频器   高阶谐振腔负载  

摘要： 无线通信技术的革新让人类通信的频段从几百赫兹不断突破到几十吉赫兹,新的5G通信标准已经包括了毫米波频段在内的新通信频段。这也意味着超宽带宽的毫米波通信无线技术变得无比重要,而在毫米波无线收发机系统中,锁相环作为系统的毫米波本振时钟源起着至关重要的作用。锁相环作为本振时钟的纯净度也就是其相位噪声性能对通信系统的噪声影响非常大,尤其是在毫米波频段的无线通信系统中。因此,设计一个低功耗、低抖动、良好相位噪声性能的毫米波锁相环具有重要意义。 本文首先介绍了传统电荷泵锁相环的基础原理,并在此基础上对亚采样结构的锁相环进行了系统建模与噪声分析。较之传统电荷泵锁相环,亚采样锁相环的亚采样鉴相器与电荷泵的噪声不会被放大N平方倍,大幅提高亚采样结构锁相环的输出相位噪声性能。本文完成了亚采样锁相环级联注入锁定三倍频器的低功耗亚采样毫米波锁相环的设计,并完成了系统的版图设计与整体后仿真。 本文主要的研究内容与创新点: 1、无分频器10GHz亚采样锁相环。本文采用亚采样锁定检测电路（SSLD）替代传统高速分频器辅助锁定环路,降低辅助锁定电路功耗,完成10GHz低功耗亚采样锁相环设计。SSLD电路通过检测锁定状态,使能高频参考时钟,进而扩大锁定范围,达到辅助锁定目的。后仿真结果表明,使用SSLD电路替代高速分频器辅助锁定环路能够降低20%的功耗,10GHz亚采样锁相环功耗仅7.955m W。 2、低功耗电流复用结构注入锁定倍频器。本文提出一种电流复用低功耗LC谐振电路,设计了一款低功耗注入锁定三倍频器。较之传统的LC谐振电路,复用电流的交叉耦合对能够降低最少30%的功耗,后仿真结果显示该注入锁定三倍频器整体功耗约3.374m W,相位噪声恶化约10.1d Bc/Hz。同时针对注入锁定倍频器的注入范围缺陷,采用高阶谐振腔负载的注入锁定范围拓展方法来拓展注入锁定范围。 3、采用锁相环级联注入锁定三倍频器,完成低功耗毫米波锁相环设计。与传统亚采样锁相环直接输出毫米波频段信号不同,本文采用级联结构,亚采样锁相环输出10GHz频率时钟,再级联注入锁定三倍频器,得到30GHz毫米波频段时钟。较之传统结构,可以保证前级亚采样锁相环有良好的输出相位噪声性能,通过三倍频器后得到的毫米波信号输出相位噪声仅恶化10.1d Bc/Hz。 基于SMIC55nmlp1p8m CMOS工艺,本文设计了一款30GHz的低功耗亚采样毫米波锁相环,系统核心版图面积为0.878)8)2。后仿真结果显示,锁相环系统在输出30GHz的整体功耗约为11.93m W,10GHz亚采样锁相环输出相位噪声为-117.1d Bc/Hz@1MHz,经过注入锁定三倍频器恶化后的输出相位噪声性能约-107d Bc/Hz@1MHz,RMS Jitter为102fs@10k-10M。

关键词： 带隙基准电压源   低温漂   高电源抑制   低功耗  

摘要： 带隙基准电压源作为生物医疗芯片中的关键模块之一,对芯片的性能有着至关重要的影响。生物医疗芯片采集的心电信号具有频率低、幅值低等特点,故对带隙基准电压源的温漂、电源抑制及功耗等指标有较高要求。针对应用场景的需求,基于Brokaw带隙基准结构,设计一款低温漂、高电源抑制带隙基准电压源,主要包含五个电路模块:带隙基准核心电路、共模反馈电路、启动电路、修调电阻电路以及缓冲器电路。主要工作内容和创新点如下:（1）针对环境温度变化带来输出电压偏差的问题,在不引入高阶温度补偿电路的条件下,使用负温度系数的电阻实现了较低的温漂。通过建立数学模型研究电阻温度系数对温漂的影响,并通过仿真验证得出使用负温度系数电阻可以得到更低温漂的结论。综合考虑芯片面积、电阻精度等方面选择合适的负温度系数电阻最终达到6.53ppm/℃的低温漂。相较于增加高阶补偿电路,本设计电路结构更简单、所需功耗更低,更加符合生物医疗芯片的设计要求。（2）针对Brokaw带隙基准结构抗电源干扰能力差的问题,通过引入共模反馈电路提高其低频下的电源抑制能力。通过建立电源抑制的数学模型,分析其抗电源干扰能力差的主要原因为该结构中运算放大器两个输入端抗电源干扰能力差,其受到的电源干扰会被运算放大器放大直接叠加在输出端,导致整体电路电源抑制能力较弱。通过共模反馈电路提高运算放大器输入端抗电源干扰能力,从而提高整体带隙基准电路的电源抑制。（3）针对工艺误差带来的输出幅值偏差的问题,采用了六位电阻修调电路。该电路通过调整电阻阻值来校准输出幅值,减小工艺误差对带隙基准产生的影响,提高了整体电路的精度。基于标准180nm工艺,设计一款低温漂、高电源抑制带隙基准电压源,并进行了前仿真、版图设计及后仿真。版图总面积约为0.258mm2。后仿真结果显示:带隙基准电压源提供约为1.2V的输出电压;电源为3V,在-40℃至85℃的温度范围内,温漂系数为6.53ppm/℃;在低频处的电源抑制为-109.3d B;带隙基准电路静态电流为5.23μA。在缓冲器电路的工作下最终提供2.4V与1.2V的驱动电压;缓冲器电路整体的静态电流为11.8μA,满足性能指标要求。

关键词： 时间数字转换器   高分辨率   宽量程   低功耗   抗温度干扰  

摘要： 随着物联网技术与精密测量技术的发展,传统机械式水表由于精度低、效率低、易磨损等缺点,已经不能满足人们的应用需求。近年来,超声智能水表以其高精度、宽量程、高效数字化管理等优点逐渐取代机械式水表,成为水资源计量的重要工具。由于时间数字转换技术是超声智能水表的核心技术,因此本文对超声智能水表应用场景与时间数字转换器进行研究,并设计一款可应用于超声智能水表的TDC电路。该TDC采用三段式架构,兼顾高分辨率与宽量程,同时,考虑到超声智能水表的使用寿命与应用环境,该TDC还具有低功耗、抗温度干扰性能。本文主要工作如下:通过对单段式TDC的研究现状、工作原理与常用结构的分析,总结其无法兼顾量程与分辨率的缺点,从而引入多段式TDC架构,并分析其工作过程与量化原理,为本文三段式TDC电路设计提供理论基础。提出一种宽量程、高精度、低功耗、抗温度干扰的三段式TDC结构。针对宽量程与抗温度干扰的需求,高段位采用MDLL与高位计数器结构,量程可达毫秒级,且MDLL输出时钟频率不受温度影响。针对高精度与抗温度干扰的需求,中段位采用三态反相型时间放大器结构,具有稳定的增益与较强的抗温度干扰能力。同时,低段位采用环形振荡器与低位计数器结构,结合中段位时间放大倍数,TDC整体达到子门延时级分辨率。此外,由于低段位环形振荡器易受温度影响,本文提出一种校准方法,可在温度变化后重新获取环形振荡器的频率,进而修正TDC分辨率,提升测量的准确性。提出一种D触发器亚稳态纠正电路,解决本文TDC在量化过程中由D触发器亚稳态引起的误码问题;采用一种新型的时间提取方式,解决高段位与中段位之间时间传递错误引起的误码问题。此外,对本文TDC的误差来源进行分析,并提供减小误差的方法。本设计采用TSMC 180 nm CMOS工艺,通过Cadence EDA工具完成电路设计、前仿真、版图设计与后仿真。仿真结果表明:在1.8V电源电压、8 MHz输入时钟的条件下,TDC的分辨率可达54.4ps,量程可达4ms,DNL在1LSB以内,INL在2.5 LSB以内,功耗为8.01 mW。此外,温度在-40℃-100℃之间变化时,TDC电路性能均满足设计指标。

关键词： 压电能量采集   最大功率点追踪   AC-DC转换器   低功耗   预偏置  

摘要： 能量采集技术为无线传感网络节点(Wireless Sensor Networks,WSN)的大规模应用提供了可持续的供电方案,克服了传统电池使用寿命有限,更换困难等局限。环境中的振动能量分布广泛,压电能量采集技术能够利用压电换能器(Piezoelectric Transducer,PT)将振动的机械能转换为电能,并将其通过压电接口电路输出为负载供电。近年来的一些研究表明,对于弱耦合的压电能量采集系统而言,预偏置技术能够增大机电耦合系统的阻尼力,从而提高压电接口电路的输入功率,获取更高的输出功率。本文针对预偏置结构的预偏置电压调整问题展开研究,对基于预偏置的压电接口电路进行了损耗和输出功率分析,提出了现有预偏置方案采用固定最大预偏置电压的局限性,利用Matlab对输出功率进行了建模计算,得出在不同最大开路电压条件下的最优预偏置电压。基于理论分析建模,本文提出了一种基于预偏置电压自适应调整的最大功率点追踪(Maximum Power Point Tracking,MPPT)算法,在更大的振动条件范围内实现了输出功率的提升。本文中的预偏置结构压电接口电路采用Buck-Boost的基本拓扑实现,每半个周期进行一次能量提取与预偏置,预偏置的能量直接来源于前半个振动周期所采集到的部分能量,借助不完全的电压翻转实现预偏置。该电路避免了负电压的出现,利用检测技术对所有开关进行了自适应时序控制,能够自适应调整预偏置电压以应对不同的最大开路电压条件。基于TSMC 0.18μm BCD工艺在Cadence中对所设计的压电接口电路进行了仿真验证,压电换能器的固有电容为19n F,振动频率为146Hz,电感为47μH。后仿真结果表明,MPPT电路在最大开路电压低于0.7V时自适应的最优预偏置电压低于最大预偏置电压,高于0.7V时将预偏置电压调整到最大预偏置电压处。接口电路在0.29V～2V的最大开路电压范围内的输出功率为0.31μW～45.8μW,最高FOM为8.3。系统的静态电流只有400n A,芯片总面积为1.1mm×0.9mm。

关键词： 无线传感器网络   相对剩余能量   邻居节点信息   Dijkstra算法  

摘要： 无线传感器网络由多个传感器节点组成,以一种特殊方式被部署在人迹罕至、环境恶劣的地方,通过收集实时数据完成对被测目标的全方位感知。由于网络的生存能力直接依赖并受限于电池的功率,严重限制了无线传感器网络的广泛应用。因此,如何均衡无线传感器网络通讯产生的能量消耗,提高能量利用率成为了人们的重要研究方向。本文针对无线传感器网络的能量消耗不均匀问题展开了研究,论文的主要工作内容如下:(1)针对SEP路由协议选举过程中限制因素少、簇头节点分布不合理的问题,本文提出了基于能量和节点信息的稳定选举协议(ED-SEP)。该协议将相对剩余能量、邻居节点数量、与终端节点之间的相对距离加入簇头选举公式中,增加了剩余能量较高、网络密集区域处节点成为簇头的概率,避免了低能量、网络稀疏区域处节点被选举成为簇头。分别测试了改进协议在改变终端节点位置、提高初始能量情况下的性能表现。研究表明,本文提出的改进协议有效解决了SEP协议簇头节点分布不合理的问题,提升了网络性能。(2)本文针对SEP路由协议以单跳方式与终端节点直接通讯,容易造成簇头节点能量耗散快的问题,提出了最优路径稳定选举协议(OPT-SEP)。该协议以相对剩余能量和两节点之间相对距离为路径权重衡量值,基于Dijkstra算法,为源节点提供两条最优传输路径。单跳与多跳方式相结合,不仅避免了网络边缘处节点因远距离通信产生较大的能量消耗,也避免了与终端节点相距较近节点选择中间节点转发造成网络资源的浪费。研究表明,改进协议有效减少了网络在每轮运行过程中的能量消耗,改善了网络能量结构,有利于稳定周期的延长。最后,搭建了路由协议硬件测试系统,实现了本文设计的簇首优选算法和最优路径选择算法,验证了改进协议的可行性。

关键词： 鳍式场效应晶体管   浮栅   低漏电   低功耗  

摘要： 随着现代化信息技术的快速发展,则需要更加先进和完善的微电子技术作为支撑。要想在微电子技术上取得突破,集成电路的发展是不可或缺的一部分,其发展必定得朝着高性能、高集成、低成本的方向前进,而朝这个方向前进的过程中势必会遇到摩尔定律带来的诸多问题,如在尺寸缩小过程下而带来的迁移率降低以及短沟道效应,因此对于传统器件的进一步升级和优化是一种必然趋势。为了应对反向漏电流带来的难题,及改善传统鳍式场效应晶体管,本文提出了一种新型的源漏缓冲浮栅型低漏电场效应晶体管(FG＿FinFET),该双向开关装置具备低静态功耗和低反向泄漏电流,并且可以通过一套单独的外围电极来控制器件的导通、关断和浮栅擦写功能,改变器件中浮栅注入的电荷类型以及对半导体中的掺杂类型的转换使其拥有不同的工作模式,利用浮栅中注入的电荷数量调控其等效电压进而加大对反向漏电流的抑制,同时降低静态功耗。对器件由设想到优化,最终获取最好的性能条件。 本课题利用Silvaco TCAD仿真软件对文中提出的源漏缓冲浮栅型低漏电场效应晶体管(FG＿FinFET)进行仿真,重点对浮栅写入电荷后器件的工作原理进行分析。通过Deck Build对生成的三维结构进行仿真获取相应的转移特性曲线,同时得到于之对应的仿真数据,包括其内部的电子浓度、空穴浓度、电场强度、电势强度等数据,并计算出亚阈值摆幅与开关电流比值大小,再利用控制变量法对器件进行优化,以每次只改变一个参数的方式,观察器件所受到的影响,从而获取最优值,再结合影响器件性能的各种因素的参数进行分析,最终得到最优的结构参数条件。

关键词： 锁相环频率综合器   电荷泵锁相环   低功耗   相位噪声  

摘要： 作为现代电子通信系统中的核心模块和主要耗能模块,研究低功耗频率综合器设计很有必要。在当前主流的频率合成器实现方式中,锁相环是广泛使用的实现形式和研究重点,因此设计低功耗锁相环十分关键。电荷泵锁相环是目前锁相环频率合成器设计主流采用的结构,系统中包括模拟和数字模块电路,是一个数模混合负反馈系统。对于这样复杂的集成系统,研究系统整体架构和仔细选定系统参数是设计的第一步。本文首先分析了锁相环的系统理论,阐明了锁相环系统和各个模块的工作原理,介绍了锁相环的设计流程和噪声理论,着重分析了锁相环的噪声与功耗的关系,并对各个模块的设计细节做了分析阐述。在以上研究分析的基础上,设计了一款电荷泵锁相环。使用文中所述的设计流程和方法,根据锁相环系统指标计算得到各个子模块的具体指标要求,在55nm CMOS RF工艺上,使用Cadence Spectre设计平台完成了电荷泵锁相环电路设计和仿真工作。在完成了电路系统级和子模块的电路设计工作后,利用Cadence Virtuoso平台进行了锁相环电路模块和整体的版图设计及后仿真工作。仿真结果表明,在1.2V供电电压下,锁相环整体电路功耗3.6mW,输入参考频率20MHz,锁定时间小于20μs。当锁相环锁定在1GHz输出频率下,相位噪声-116d Bc/Hz@1MHz,芯片面积为820μm×580μm。

关键词： 有机晶体管   高介电常数   范德华接触   自组装分子层  

摘要： 随着可穿戴电子设备的兴起,人们对柔性,可塑电子器件的需求不断增加,有机晶体管作为柔性电路中一种重要的元器件,逐渐进入大众的视野。1973年Heege团队发表对TTF-TCNG复合物类具有金属电导的有机电荷转移复合物的研究,并于2000年获得了诺贝尔化学奖,掀起了研究有机电子学的热潮。相较于传统的硅基晶体管和以二维材料,碳纳米管为半导体层的新型晶体管,有机材料作为半导体层的有机晶体管具有低成本,柔性以及可塑性等优势,在传感器、柔性显示器、射频电子标签等领域具有广泛的应用前景。传统有机晶体管分为有机小分子晶体管和有机聚合物晶体管两种类型,相较于前者有与溶液旋涂、印刷、喷墨打印等有机制备工艺不兼容,大规模制造困难等问题,有机聚合物晶体管在保证场效应迁移率的前提下,其优异的化学稳定性和机械可塑性特点使其能通过溶液,印刷等方式制备薄膜,从而使其制造工艺相对简单并且成本低廉。常规有机晶体管因栅介质层介电常数偏低,与半导体层之间的接触不良等问题,开关性能远非理想,具体表现为驱动电压偏高,亚阈值摆幅大以及与低功耗柔性需求不匹配。本研究针对上述有机聚合物晶体管中工作电压和动态功耗偏高等问题,将铁电栅介质层,自组装分子层界面修饰以及范德华工艺相结合,制备了一种P型低功耗有机聚合物晶体管。其主要研究内容如下:1)基于铁电HZO栅的低功耗聚合晶体管器件:用原子层沉积技术制备HZO氧化物薄膜,利用其高介电常数和铁电材料的负电容效应在同等的栅介质层厚度下提高了有机聚合物晶体管栅介质层的单位电容量,将器件的阈值电压降低至-0.3V左右。2)面向低功耗聚合物铁电HZO的界面调控:基于HZO栅介质与有机半导体界面不匹配等问题,在半导体层与栅介质层之间引入了OTS自主装分子层进行界面修饰,优化了有机半导体的薄膜形貌,进一步提高了器件的工作电流以及电流开关比。3)低功耗器件:引入范德华工艺实现了源/漏电极与有机半导体的纯物理接触,避免了传统热蒸镀方法中高能金属粒子对有机半导体表面的损伤,降低了接触电阻。结合上述三种工艺制备的器件性能进一步提升,在一个数量级的源漏电流范围内实现了105m V/dec的平均亚阈值摆幅。综上所述,本工作基于铁电HZO栅对低功耗有机聚合物晶体管进行了深入研究,探究了聚合物晶体管材料、界面调控、器件优化等多个方面,并取得了显著的研究成果。该工作为低功耗柔性电子器件的发展提供了新的技术方案,并且有望在有机传感器、有机数字电路、可穿戴器件等领域得到广泛应用。