关键词： 龙芯指令系统架构   龙芯基础版操作系统   应用兼容框架   自主编程框架   二进制翻译  

摘要： 构建独立于Wintel体系和AA体系的安全可控的信息技术体系是龙芯的发展目标。介绍龙芯自主指令系统架构LoongArch;并从构建LoongArch的基础软件体系、研发兼容及自主编程框架、通过二进制翻译实现与X86等主流架构的应用兼容、LoongArch开源社区建设等方面介绍龙芯软件生态建设进展及计划。

关键词： 电可擦除可编程只读存储器   I^(2)C总线   灵敏放大器   电荷泵   低功耗  

摘要： EEPROM(电可擦除可编程只读存储器)以其非易失性、数据存储能力强、操作灵活等特点广泛应用于对数据存储安全性及可靠性要求较高的场合,如微控制器、传感器、测量和医疗仪表,非接触式智能卡等领域。I^(2)C(Inter-Integrated Circuit)总线是一种紧凑的而且非常节省连线资源的总线接口,由数据线SDA和时钟线SCL构成的串行总线,可在CPU与被控IC之间、IC与IC之间进行双向数据传输,速度一般可达400kbps以上。基于SMIC 0.18μm 2P4M工艺设计了一款4k bit串行I^(2)C接口EEPROM电路,该EEPROM具有高速、低功耗、较大电压工作范围和灵活的读写操作等优点。该电路对EEPROM在相关领域的嵌入式应用具有较强的参考意义。

关键词： 低功耗   自守时   加速度   温湿度   北斗   HC32L196  

摘要： 装备在使用、运输、贮存等条件下,所处环境对其状态和寿命具有明显影响;为实现对装备的使用、运输、贮存环境参数的连续、长时监测,以为其全寿命周期健康管理提供原始数据,设计了一种超低功耗自守时环境监测模块;给出了环境监测模块的系统架构以及基本功能单元,主要包括存储电路、主控电路、授时电路、传感器电路和电源电路;环境监测模块实现-40~60℃温度、0~100%湿度、0.3~1.1 bar压力以及-16~+16 g振动等环境监测数据的采集,并进行本地数据缓存,数据采集周期可灵活设置,采集后存储在本地的数据通过网络接口对外传输,传输速率可达100 MB/s;环境监测模块可通过北斗系统进行授时,并在本地实时时钟支持下自主守时;系统上包括网口在内的外设电路可在主控电路的控制下实现上电和下电操作;在低功耗模式下,主控电路可通过定时唤醒和加速度传感器的外部中断唤醒。

关键词： 物理不可克隆函数   动态亚阈值延迟   模型攻击   低功耗  

摘要： 物理不可克隆函数(Physical Unclonable Function,PUF)电路能有效抵御侵入式物理攻击,但随着芯片集成度以及物联网技术的不断提高,模型攻击、有限能耗预算等不仅严重威胁PUF电路的安全性,而且限制PUF电路的能效。通过对PUF电路以及亚阈值逻辑的研究,提出了一种基于动态亚阈值的延迟型PUF电路设计方案。该方案首先利用亚阈值压控电路构成输出函数非线性部分;然后利用电荷分享效应改变输出电压初始值,形成随激励信号变化的非线性输出函数;最后通过动态亚阈值判决器输出PUF响应。电路采用TSMC 65nm CMOS工艺设计,并通过HSPICE验证,能耗为0.238 pJ/bit,与同类电路相比能耗降低了20.67%,并具有良好的抗模型攻击特性。

关键词： 相关非归零编码   发射机   串并转换   预编码的SST驱动   4∶1合路器  

摘要： 为解决高性能CPU、GPU、AI等高端芯片的片上互联(D2D)带宽低、引脚效率不高的问题,设计了一款面向超短距离传输(USR)的低功耗、高引脚效率的125Gb/s发射机。为提高引脚效率,该电路采用相关非归零编码(CNRZ)技术;为降低发射机功耗,采用一种预编码的电压模驱动(SST)技术;为解决传统电路两级2∶1MUX功耗大的问题,采用CMOS的4∶1MUX。该发射机采用CMOS 28nm工艺设计,0.9V电压供电。仿真结果表明,基于CNRZ技术的发射机工作在125Gb/s时,输出信号最小眼宽可达0.41UI(1UI=40ps),系统功耗为1.1pJ/bit,引脚效率由5bit/10wire提高到5bit/6wire。

关键词： 全数字延迟锁相环   相位合成模块   基于标准单元设计   小面积   低功耗  

摘要： 针对传统多相位DLL(delay locked loop,DLL)电路存在的大面积、高功耗、设计周期长、不便于移植到其他工艺等缺点,提出一种产生多时钟相位输出的全数字延迟锁相环(all-digital delay locked loop,ADDLL)电路。该电路在SMIC 55 nm CMOS标准工艺下基于标准单元设计实现。使用相位合成模块产生多相位输出,可以通过级联更多相位合成模块产生更多输出相位。与传统多相位DLL电路相比,ADDLL电路面积更小、功耗更低,且采用标准单元设计,可以减少设计周期。后仿真测试结果表明,该DLL能够产生21个不同相位的输出信号,工作频率范围为860 MHz~1.04 GHz,面积为0.0017 mm^(2),供电电压为1.2 V时功耗为2.66 mW,分辨率为13 ps。

关键词： 高速串行接口   时钟数据恢复电路   压控振荡器   窄带缓冲器  

摘要： 为了解决光模块中高功耗芯片恶化激光调制器性能,以及解决收发端时钟基准偏差导致误码率高的问题,设计了一款低功耗高抖动容限的时钟数据恢复电路(CDR)。通过采用压控振荡器(VCO)型全速时钟的CDR系统架构和电感峰化的时钟缓冲技术,降低了CDR芯片的功耗;通过在CDR积分通路中引入零点补偿电阻,提高了CDR的抖动容限。该CDR采用CMOS 65nm工艺设计和1.1V电源供电,后端仿真结果表明:当CDR电路工作在28Gbps时,功耗是2.18pJ/bit,能容忍的固定频差是5 000ppm,恢复时钟的抖动峰峰值是5.6ps,抖动容限达到了设计指标,且满足CIE-25/28G协议规范。

关键词： Σ-Δ调制器   低功耗   动态反相放大器   动态比较器  

摘要： 设计了一种低功耗Σ-ΔADC。该ADC采用三阶前馈1 bit的结构。为了降低功耗,开关电容积分器的OTA采用动态反相放大器,其具有低功耗、全动态工作、全差分的电路结构、稳定共模点无需CMFB等优点。在SMIC 0.18μm CMOS工艺下的仿真结果表明,在20 kHz带宽内,4 MHz的采样时钟下,信噪失真比(SNDR)可以达到91.9 dB,动态范围(DR)达到101 dB,有效位数约为15 bit。在1.2 V电源电压下,整体功耗为78μW。

关键词： 有源滤波器   带宽可调   增益可调   高带外抑制   低功耗  

摘要： 近年来,多模多带收发机的研究成为了研究热点,而软件定义无线电系统是一个很好的候选方案.为了减小带外干扰对软件无线电系统收发机性能产生的负面影响,提出了一个可调带宽、可调增益的高带外抑制中频滤波器①.该滤波器由双二次Gm-C滤波器、增益提高级、5阶椭圆滤波器组成.滤波器增益的调节通过双二次Gm-C滤波器和增益提高级实现,带宽的调节通过开关电容阵列实现.同时,为了提高带外抑制,增加了一级5阶椭圆滤波器.后仿真结果表明,滤波器带宽在1 MHz~30 MHz可调,2倍带宽频率的带外抑制最小值达到了44.56 dB,增益控制范围为–20 dB~20 dB,模拟部分的功耗和核心面积分别为5.1 mW和1.23 mm2.提出的滤波器可适用于多种模式通信设备中的模拟前端.

关键词： 分布式信源信道联合编码   系统极化码   打孔   低功耗  

摘要： 针对目前分布式信源信道联合编码(Distributed Joint Source-Channel Coding,DJSCC)资源消耗大、计算复杂度高的问题,利用多个信源之间的相关性,提出了基于系统极化码的多信源DJSCC方案,每一个分布式信源的编码使用硬件实现简单的系统极化码,在实际信道中,从第2个编码器开始只传输校验位,在译码端,译码器根据信源相关性进行联合解码。在此基础上,将打孔技术运用到校验位的传输中。实验仿真结果表明,提出的DJSCC方案在误码性能上优异,并且大幅度降低了功耗和计算复杂度。