关键词： 多线程程序   死锁检测   死锁重演   锁增广分段图  

摘要： 多线程编程技术在当今的软件开发领域得到广泛应用，由于多线程程序设计的复杂性，死锁等并发漏洞对软件系统的可靠性造成巨大挑战。死锁的发生会导致程序无法正常运行，严重情况下会引起系统瘫痪。因此，死锁检测成为软件分析领域的研究热点之一。死锁检测分为静态分析和动态分析两类。前者通过对程序源代码的分析实现死锁检测，漏报率低，但是由于难以获取程序的运行时信息，从而会导致大量的死锁误报。后者以程序某次运行产生的行为轨迹为出发点，据此对程序的潜在行为模式进行分析并检测死锁。由于该类方法可有效利用程序的运行时信息，因此检测的死锁存在较低的误报率。鉴于误报排除困难以及动态分析效率与自动化程度高的优点，针对其仍然存在部分死锁误报的现状，本文拟提出一种新型的多线程程序动态死锁检测和重演方法。论文的主要研究内容如下:　　(1)锁增广分段图和时序增广锁图的构建:对锁图、分段图、锁依赖关系等现有的动态死锁分析模型进行分析，探究他们导致误报的根源，据此对已有的锁图和分段图模型进行改进，在锁图基础上扩充语句的执行时序信息，在分段图的基础上扩充锁的获取和释放信息，并对段进行更细粒度的划分以建模“锁-start”耦合导致的线程操作问的依赖关系，由此提出了锁增广分段图和时序增广锁图的概念，并给出了由程序运行轨迹构建这两类模型的具体算法;(2)基于锁增广分段图和时序增广锁图的死锁检测:首先，基于时序增广锁图中的环路识别潜在死锁;之后，借助锁增广分段图判定环路操作间是否存在因果关系，再借助持有锁集信息和“历史持有锁-持有锁”耦合因果关系图识别环路操作间是否存在互斥关系;仅当环路的各个操作间既不存在因果关系、也不存在互斥关系时，将该环路视为一个潜在死锁;(3)基于锁授权线程序列的死锁重演:针对运行轨迹丢失程序语义信息导致的死锁误报，对上一阶段检测到的各个潜在死锁，设计算法计算能触发此死锁状态的锁授权线程序列，并以此序列作为程序的调度方案给出了一个确定性的死锁重演算法，每个重演成功的潜在死锁都是一个真实的死锁。　　基于Java多线程程序主动测试平台CalFuzzer，设计并实现了死锁检测和重演的原型系统，并结合搜集到的公开程序实例，比较了本文所提方法与传统的动态分析方法在检测精度和时间性能方面的差异。实验结果证明，本文方法能有效地排除更多误报，并且重演效率更高。

关键词： FIA架构   比较器   模数转换器   增益  

摘要： 比较器是模数转换器核心,比较器从比较的类型上分有电压比较器和电流比较器,而主流的都是电压比较器。比较器是可以把模拟量通过比较量化为数字量,一个比较器可以量化出1bit数据。开环比较器没有反馈系统,类似于运算放大器,增益非常大,带宽小,不利于高速的比较信号,可再生比较器的噪声大,电压失调严重,但是可实现高速比较信号。现在的比较器结构一般都在可再生比较器的前面加上前置预放大电路,来提高比较器噪声和失调的性能,但是前置预放大电路不仅增加了电路的面积,同时也增加了功耗。本论文设计的是基于Floating Inverter Pre-Amplifier(FIA)架构的低功耗比较器电路。首先搭建一个由FIA架构电路作为前置放大器,加上电压比较结构和锁存电路构成的比较器,设计的比较器使用的是经典的再生比较器结构和一个Set-Reset Latch(SR)锁存器。然后对比较器的各个模块做了认真的介绍,并且分析了各模块电路的基本结构和工作原理,及其优点和不足。最后经过分析,对FIA架构进行创新,目的在于提高前置预放大器的增益,提出了两种FIA架构电路创新的方案,给前置预放大电路一个正反馈的信号,对创新的比较器电路进行设计搭建,并且进行电路的仿真和验证。本设计在FIA架构基础上所设计的比较器分别从噪声、失调、功耗、增益、延时进行和原设计比较器进行对比,经过仿真结果表明,本文设计的第一种比较器在功耗、失调、增益方面都要好于原来的电路设计,其中增益方面提高了30多倍,在噪声、和延时性能方面与原来电路性能差不多,本文设计的第二种比较器在失调、增益方面都要好于原来的电路设计,其中失调方面性能提高了16%,增益方面比原电路提高了920多倍,在噪声、功耗性能方面与原来电路性能差不多。文章最后给出只要采用FIA架构作为前置预放大电路的比较器都能抑制共模电压对电路的影响。

关键词： 聚合物光波导   混合集成   光开关   石墨烯   纳米金粒子  

摘要： 集成光子芯片可以把多种器件集成在一个芯片之上,具有尺寸小、功耗低、集成度高等优势。混合集成光开关作为其重要的核心组成部分,不但起到开关保护的作用,而且可以实现不同材料中的光路切换,实现多材料兼容的混合集成芯片。光开关需要器件具备低功耗、响应速度快、性能稳定、大容量、低延迟等要求。功耗是光开关能否实用化的重要指标,聚合物光开关在功耗方面具备独特的优势,因此本论文中,主要研究聚合物混合集成的低功耗光开关器件。结构方面,研究了聚合物/二氧化硅(Si O)的多维混合集成MZI(Mach-Zehnder Interferometer)型热光开关器件,解决了平面芯片尺寸受限的问题,通过器件混合集成增加芯片维度,实现了光子器件的多层互联结构,提高了芯片的集成度。同时利用聚合物材料热光系数高,以及聚合物和无机材料相反的热光系数等特性,实现了不同材料的优势互补,降低了器件功耗。材料方面,利用二维石墨烯(Graphene)材料优异的光学特性,研究了石墨烯材料在聚合物/Si O三维(3D)混合集成热光开关中的应用。为了增加器件材料的热导率,进一步降低开关时间和功耗,研究了基于石墨烯掺杂的聚合物/Si O热光开关器件,从材料角度提升复合材料热导率,降低开关功耗和时间。从控制方式上,为实现全光通信网络的目标,基于热光效应原理,研究了纳米金掺杂的聚合物/Si O混合集成光控光开关器件,主要工作如下:1.对聚合物/玻璃3D混合集成热光开关器件进行了研究,在垂直方向上实现玻璃波导和聚合物波导之间的高效耦合。利用离子交换技术制备下层的玻璃波导,这种方法可以使波导表面光滑平整,提高了平行波导之间的耦合效率。利用聚合物材料热光系数高和无机材料热导率高的优势,降低了器件的功耗和响应时间。利用COMSOL(COMSOL Multiphysics Modeling)软件解决了三维场中玻璃波导(渐变折射率)和聚合物波导(阶跃折射率)的耦合问题。当窗口尺寸为3μm,电极宽度为8μm,渐变波导中折射率差值为0.022时,波导间的耦合效率高达99.82%。有空气槽和无空气槽结构热光开关的功耗分别为3.74 m W和5.16m W,两种结构的上升时间分别为140.6μs和128.8μs,下降时间分别为256.3μs和249.5μs。2.引入二维材料,对基于石墨烯薄层的混合集成热光开关进行了研究,利用石墨烯材料热导率高、宽带吸收等光学特性,提高了器件的性能。聚合物芯层的制备方法是在无机凹槽中旋涂聚合物芯层材料,从而获得表面平整的光波导结构。这有利于聚合物材料和无机材料相互兼容,同时也便于石墨烯薄膜的转移。本文首先研究了石墨烯薄膜对波导中基模的光吸收作用,然后对热光开关器件进行了设计和优化。相比于传统的顶电极结构,当聚合物芯层和电极的水平距离为4μm,芯层宽度为2μm,电极长度为1 cm,输入光波长为1550 nm时,该热光开关器件的功耗降低了41.43%,上升时间为64.5μs,下降时间为175μs。3.从提升材料热导率的角度,对石墨烯掺杂聚合物/Si O混合集成热光开关进行了研究。本设计解决了在光波导芯层上转移石墨烯层时,易被破坏,表面不平整等问题。将石墨烯掺杂聚合物复合材料作为器件包层材料,提高了复合材料的热导率,降低了热光开关的响应时间和开关功耗。利用Bruggeman模型和Lewis-Nielsen模型对复合材料的导热系数进行了分析,当石墨烯的体积比为0.236 vol.%,输入光波长为1550 nm时,该复合材料的热导率提高了133.16%,热光开关的功耗为7.68 m W,上升时间为40μs,下降时间为80μs。4.从控制方法的角度,基于热光效应和纳米金材料光热效应原理,研究了纳米金掺杂聚合物/Si O混合集成MZI型光控光开关器件。首先,通过制备纳米金掺杂光波导器件,对纳米金材料的光热效应进行了分析,测试了纳米金材料对器件损耗的影响。然后,分析了基于纳米金掺杂材料的光控光开关器件(包括基模光控光开关和一阶模式光控光开关),利用COMSOL的多物理场(光-热-光)模型分析器件光热效应,优化器件性能。对于基模光开关,当纳米粒子半径为40nm,波长为650 nm,聚合物薄层厚度为0.5μm,粒子间距为1μm时,E 模式和E 模式的损耗分别为0.29 d B/mm和0.33 d B/mm,功耗为2.05 m W,上升(下降)时间为17.3μs(106.9μs)。对于一阶模式光控光开关,当纳米金粒子半径为10 nm,波长为532 nm,聚合物芯层厚度为4μm时,E 模和E 模的损耗分别为1.07 d B/mm和3.6 d B/mm,功耗为0.5 m W,上升(下降)时间为10.2μs(74.9μs)。

关键词： 热电转换   硅锗合金   调制掺杂   纳米复合   全尺度散射  

摘要： 热电转换是一种静态能量转换方式,它可以将环境中的热能直接转换为电能,具有尺寸小、无噪声、无污染排放和维护成本低等独特优势,同时易于与传感器电路相结合,是其能量来源的最佳选择之一。目前应用于无线传感器的热电发电器件组成材料主要为碲化铋等传统商业化热电材料,这些材料的组成元素大部分有剧毒、含重金属抑或热不稳定,无法胜任未来绿色物联网通信的规模化建设与环境的可持续发展。作为应用最广泛的半导体,硅(Si)基材料具有环境友好、资源丰富和性质稳定等独特优势,具备应用于无线传感器的热电能量转换系统的潜力。但Si基热电材料通常工作在高温区,具有较大的本征热导率,导致其热电优值(ZT)较低以及热电转换效率低下。针对无线传感器热电能量收集应用面临的问题与挑战,本文从热电发电器件的组成材料入手,研究了Si基材料的热电性能,包括Si Ge Sn薄膜热电材料、氧化物复合的Si Ge块体热电材料等,在此基础上分别制作了薄膜、块体热电器件,并成功驱动了基于Zig Bee的无线温度传感器工作;最后提出了一种一体化结构的热电器件,并评估了其发电性能。本文主要取得的成果如下:(1)通过调制掺杂策略提升功率因子提出了一种在SiGeSn薄膜中原位析出金属Sn纳米第二相的制备工艺。实验结果表明,原位析出的金属Sn第二相对基体可以产生调制掺杂作用,在不引入额外电离杂质的同时提供额外载流子,在一定程度上实现了电导率的独立调控,大幅提升功率因子,在近室温范围内获得功率因子为12.21μW mK;同时短时间高温退火可以抑制晶粒生长,获得微晶结构,结合低维薄膜可以极大程度阻碍声子输运,维持较低的热导率。该工作在增强Si基热电薄膜功率因子的同时避免热导率过度上升,最终在近室温区域获得ZT值的增强。(2)探究GaO原位分解对热电性能的影响采用球磨法结合放电等离子烧结工艺首次合成GaO复合的Si Ge块体材料,探索了复合GaO在Si Ge基体中原位分解行为对n、p型Si Ge块体材料热电性能的影响。实验结果表明,对n型Si Ge而言,原位分解生成的Ga与掺杂元素P反应并富集形成第二相,同时部分Ga掺杂引入空穴载流子,最终降低电学性能。降低的热导率未能补偿功率因子降低,最终热电性能下降;对p型Si Ge而言,Ga掺杂不仅引入了同性载流子(空穴),还对Si Ge基体起到促结晶的作用,增强了复合样品的功率因子,但也升高了热导率,导致ZT值无显著增强,需进一步降低热导率。(3)构建全尺度声子散射结构降低晶格热导率在GaO复合研究的基础上,采用Si O气凝胶共复合策略进一步降低其热导率。实验结果表明,Si O气凝胶粉末复合后不仅显著抑制了Si Ge基体的晶粒生长,还引入了小尺度的无定形Si O第二相,抑制热导率上升并增强了ZT值;利用载流子优化和烧结工艺优化,针对性地调控了电子热导率和优化了微结构并降低晶格热导率,构建声子的全尺度散射中心,结合整体化学键强度的下降,有效抑制了声子的输运,最终热导率下降了32.6%,使得ZT值得到大幅度提升。(4)热电器件制作及热电自供能无线传感器应用在Si基材料研究的基础上,分别制作了薄膜和块体材料热电器件以验证材料的热电转换能力。采用自制掩膜结合磁控溅射、离子注入和快速热退火等工艺制作了Si Ge Sn薄膜热电器件;采用球磨法、放电等离子烧结、热压等工艺制作了氧化物复合Si Ge块体材料热电器件,并评估其发电输出性能。将所制器件代替纽扣电池为基于Zig Bee的无线温度传感器供能,通过BQ25570升压转换模块后成功驱动传感器工作,在接收端收到温度信息。(5)一体化结构热电器件设计、制作及性能评估针对无线传感器应用场景以及面外型热电器件的缺点,制作了一种新颖的一体化热电器件,该方案简化了电极、焊料、承载基板以及热电臂阵列直接的间隙,将n、p型热电材料和绝缘层材料直接接触,一体化成型,缩小了器件体积,提升了应用时的鲁棒性。通过有限元模拟得出了最佳绝缘层厚度;通过简单多次热压工艺制作了热电器件,并结合模拟仿真和实际测量量化分析了p、n材料界面产生的额外结电阻,评估了该一体化热电器件的输出性能,其小型化的结构设计思路为无线传感器的热电自供能样件开发提供了重要指导。

关键词： 运算放大器   斩波   双通道   低功耗   轨对轨  

摘要： 运算放大器是模拟和混合信号集成电路中必不可少的基础电路,通常与外部电路构成不同功能的信号处理模块应用于各类系统中。随着物联网的发展、绿色能源的普及和信息化时代的到来,车规及消费类电子产品对信号处理的精度和速度要求不断增加。运算放大器的失调电压和噪声会影响信号的有效识别,限制了运算放大器在高精度系统中的应用。对于高频信号的处理而言,运算放大器的带宽决定了在较高放大倍数电路中响应信号频率的上限。此外,随着便携式设备等消费类电子对长时间续航能力的要求以及顺应节能减排的社会环境,对运算放大器输入输出电压范围进行拓宽以及降低运算放大器的功耗能使其更具竞争力。因此,研究高精度低功耗高带宽轨对轨运算放大器在理论研究和工程应用方面都具有较高的参考价值。本文对高精度低功耗高带宽轨对轨运算放大器各部分电路进行了详细的原理分析和电路设计。根据运算放大器的主拓扑结构需求,设计了带隙基准源电路和低功耗振荡器电路,并对振荡器电路产生的时钟信号进行分频、相移以及两相非交叠处理。对于高精度性能的实现,通过分析失调电压和噪声的来源,对比斩波调制技术和自调零技术的优劣,选取斩波稳定结构作为本文运算放大器的结构,并通过为斩波开关增加虚拟开关管、中间级共源共栅电路增加噪声抑制电阻以及关键电路版图合理布局布线等方法进一步减少失调电压和噪声,提高运放的精度。运放输入级的设计采用互补差分对管结构并偏置在亚阈值区,输出级的设计采用CLASS AB结构,降低了运放的静态功耗,并在输入恒跨导的基础上实现了轨对轨输入输出特性。对于运放高带宽的实现,则通过双通道结构来拓宽运放的带宽,此外,运放通过采用陷波滤波器来滤除纹波,消除了传统斩波运放中低通滤波器截止频率对带宽的影响。本文基于180 nm BCD工艺完成了运算放大器的电路设计和版图设计,并在Cadence spectre平台上完成了前仿真和后仿真的验证。仿真数据表明,本文设计的运算放大器共模抑制比为126.4 d B,电源抑制比为108 d B,等效输入失调电压为22.5μV,等效输入噪声在1 k Hz处为53.3 n V/√Hz,电路消耗电流197.5μA,开环单位增益带宽大于2.97 MHz,带宽与功耗的比值典型值为23 k Hz/μA,纹波仅为72.4μV,压摆率达到3.9 V/μs,输入共模电压范围和输出摆幅均能达到两轨电压。

关键词： 物联网   低功耗广域网   LoRa   高并发   信道调度  

摘要： 低功耗广域网是面向远距离、低能耗无线通信需求的窄带物联技术,被广泛应用在智慧城市、智能制造等领域,是当今的前沿技术,其典型代表包括LoRa和NB-Io T等。其中,LoRa技术由于具有微型化、易部署、按需组网、自主可控等优势,非常适用于环境结构复杂、地段特殊、运营商信号无法覆盖或成本相对敏感的场景,因而广受学术界和工业界的关注与青睐。随着应用模式的不断升级和演进,物联现场大连接持续产生的小数据呈爆发式增长,对现有LoRa网络终端并发通信能力提出了更为严峻的挑战。因此,LoRa网络高并发传输优化引起了学术界的广泛关注,是当前的研究热点。现有研究主要从物理层和MAC层进行优化,取得了一定的进展。但由于基于物理层高并发优化技术需要直接访问物理层采样数据,难以在现有商用基带芯片上直接使用,使得基于MAC层的高并发优化技术成为研究重点。然而现有基于MAC层的高并发优化技术仍存在通信开销大、硬件成本高、部署维护难等问题。为此,如何利用低功耗广域网应用的通信特征,结合LoRa终端与网关的传输特性,设计高效低成本、易部署维护的传输优化机制,以提高LoRa终端并发通信能力,是本博士论文解决的重要问题。本文从单网关、多网关两个实际应用场景分别展开研究,以提高LoRa终端并发通信能力。首先,针对不同SF调制的LoRa信号非完美正交性,提出了面向单网关环境的非正交感知机制;针对多网关环境上行传输信道冲突与对应的数据包接收能力异于单网关环境的特性,提出了面向多网关环境的上行传输冲突感知机制。其次,针对单网关场景下理想LoRa信道和实际LoRa信道,分别设计了最优信道资源分配策略,以降低终端并发传输时的传输冲突,从而实现了小规模终端高并发通信。之后,在多网关场景下,结合上行传输冲突感知机制,针对LoRa终端的严格、非严格周期性通信特征,分别设计了相应的上行信道资源优化调度策略;另一方面,通过感知各网关通信范围内的终端设备信息,设计了下行信道资源在线分配策略,解决了数据包并行下行可能引发的信道冲突,从而实现了大规模终端高并发通信。最后,设计实现了低功耗广域网环境下支持高并发通信的传输优化系统,并将其部署于室内外多种实际环境中,评估并验证了本文理论成果的可行性及有效性。综上所述,本文针对现有LoRa终端设备上行并发通信能力无法满足大规模物联网应用需求的问题,提出了支持高并发通信的LoRa网络传输优化机制。本文的研究成果能为复杂环境下利用LoRa技术实现对海量终端设备产生的数据进行高效传输,提供理论支撑和技术借鉴,可支撑城市治理、智慧交通、智能制造等重要应用,具有广泛的应用前景。

关键词： 脑机交互   癫痫检测   支持向量机分类器   约值运算  

摘要： 脑机接口可以实现对神经元高精度的分析和控制,许多神经疾病都基于脑机接口研究新型的治疗方案,其中包括最常见的慢性神经疾病癫痫。目前对于癫痫的脑机接口系统大多注重算法的研究,对于可以临床应用的物理硬件的实现考虑较少,而且通用的分类器芯片在功耗和面积上表现一般,不满足需要长期佩戴设备进行检测的癫痫患者的需求。因此本文主要对脑电信号分类算法进行研究,通过约值逻辑的应用优化电路,设计一个低功耗脑电信号处理芯片。除了癫痫发作检测外,该检测系统还可以针对脑电信号进行其它方面的情绪分类。本文分别从特征值的提取和分类器的设计两个方面搭建癫痫发作检测算法。在癫痫发作时,患者的脑电波在频域的能量与发作间期有明显区别,可以当作分类器的特征。脑电波作为一种典型的非平稳信号,尽可能小的分析窗口更能准确提取样本的特征值,因此本文以时间长度为1秒的脑电信号作为一个样本进行训练和分类。对于信号的时频转换,采用快速傅里叶变换实现,该算法可以有效降低傅傅里叶变换的计算复杂度,结构也易于电路实现。提出的FFT电路模块长度是256点,采用基-2算法,只用一个蝶形运算单元完成整个运算过程。对输入信号和工作中的中间结果利用乒乓操作实现平滑处理。对4-24Hz这一范围内的频谱,以4Hz为一个频带等分成5个频带,计算这5个频带的能量作为特征值组成一个特征向量。得到的特征值在送入分类器之前,经过最小值-最大值归一化把范围缩放到[0,1],这样有助于消除特征值之间因尺度不同,而导致在分类过程各特征值向量权重分配不均的问题。所用的分类器是基于支持向量机(SVM)设计的,SVM在癫痫发作检测中表现优秀,而且花费的硬件资源相对较少。SVM的主要特点由核函数描述,核函数可以将线性不可分的特征映射到高维空间,使得特征在高维空间中线性可分从而给出对应的超平面。本文用到的核函数是径向基(RBF)核函数,其中会涉及到指数运算,但是指数运算在电路上实现并不友好,因此引入了坐标旋转算法(CORDIC)和线性拟合算法(PWL)。这两种方法可以只通过简单的移位和加减法实现复杂的函数,有效降低电路面积,减少功耗,缩减延时。同时将PWL算法推广到在乘法器和除法器上实现。对于加法器的优化,采用LOA结构,低位用或门简单计算。在分类性能基本不变的情况下,进一步优化SVM模型系数,简化电路,尽可能的用加法器代替乘法器的应用。最终在物理层面实现芯片的设计,并搭建对应的实验平台对芯片完成测试。本文设计的芯片面积是1.8*1.8平方毫米,最低可以在0.9V电压下工作,功率是0.02m W。在癫痫发作检测性能上的表现良好,平均灵敏度达到94.4%,误检率是0.02次/小时。

关键词： 语音唤醒   量化特征提取   深度可分离时间卷积网络   极低功耗  

摘要： 语音唤醒系统是人机交互的接口,负责复杂系统的开关,常开的特性使得其低功耗实现非常必要。现有的相关研究通常数据位宽固定且硬件计算存在冗余,或者算法的性能相对较低,对此本文设计了一种基于量化特征提取的极低功耗语音唤醒智能芯片,由特征提取电路、神经网络电路和后处理电路组成。特征提取电路采用一种定制化的梅尔频率倒谱系数算法,并建立了基于遗传算法的智能量化模型来设计适配的量化方案,从而降低硬件代价。在电路设计上,主要优化了基于实序列的傅里叶变换电路,并采用定制化的存储单元,进一步降低了系统的功耗。此外,通过在特征提取电路中嵌入自适应声音检测门控模块,实现在噪声状态下门控语音唤醒系统。神经网络的设计基于二值化深度可分离时间卷积模型,并采用基于并行加法树的计算单元来降低系统识别关键词的延时。在计算单元设计时,本文提出了一种有符号数的同权值并行累加方法,实现复用多比特和单比特计算,并且神经网络采用近存架构来增加系统的数据带宽,以支持并行计算。而后处理电路的设计采用基于hardmax函数的后处理算法,进一步降低后处理电路的硬件实现复杂度。最终,本文在TSMC 28nm工艺下对语音唤醒电路进行近阈值设计,仿真结果表明,语音唤醒系统识别一个关键词的准确率能到达98.2%,而两个关键词的准确率为96.5%。在噪声状态下语音唤醒电路被声音检测模块门控,仿真功耗为401n W,当识别关键词时,仿真功耗为492n W,和同类研究比较具有一定优势。

关键词： 调制器   开关电容电路   过采样   噪声整形  

摘要： 随着信息时代各项技术的飞速发展,集成电路技术成为研究的热点之一。数字集成电路的性能提升迅速,而模拟电路受限于工艺特性、匹配误差等影响因素,其性能发展与进步受到了限制。Sigma-Delta ADC基于将模拟电路的Sigma-Delta调制器和数字电路的数字滤波器相结合,通过适当牺牲速度的方式显著提升了转换精度,有效突破了由于器件匹配等因素引起的性能限制,成为当下发展迅速并广泛应用的技术之一,也成为了当今中外研究机构和研究者研究的重点领域和热点项目之一。本文首先介绍并研究了Sigma-Delta ADC的发展历程以及近几年的国内外研究现状与成果,并研究了Sigma-Delta调制器的工作原理与结构特点。基于本课题的高精度与低功耗的性能指标,结合设计难度与复杂程度,确定符合本设计的调制器结构为过采样率128的四阶单环单bit量化的CIFF结构,确定了各个部分的基于低功耗的设计方案。在确定调制器的前馈系数与积分系数后,建立了调制器的理想模型;在进行了调制器的非理想因素分析后,建立了调制器的非理想模型,并进行了系统级的仿真与验证。调制器电路整体采用全差分的离散时间调制器,进行电路级设计。调制器电路中的模块单元包含开关电容积分器模块、单bit量化器模块、前馈求和模块等。此外,在该调制器中,采用了斩波稳定电路、无静态电流的比较器、无源加法器等技术,在保证了调制器的性能的同时,有效改善调制器的功耗。最后基于0.35μm BCD工艺进行调制器的模拟版图的绘制,并完成了调制器电路的后仿真。本课题最终实现的四阶CIFF Sigma-Delta调制器版图的面积为1810μm×620μm。根据调制器后仿结果,调制器在过采样率为128,采样时钟为1.25μs,输入正弦波幅度为1.5V,频率为757Hz时,最终输出的SNR为93.4d B,ENOB为15.2bit,工作电流为907μA,满足设计指标要求。

关键词： 低功耗   C波段   射频功率放大器  

摘要： 随着半导体技术的不断发展,射频功率放大器已经可以集成于雷达测距芯片中。雷达测距芯片包含收发天线、射频收发机前端、数字信号处理等模块。对于雷达测距芯片而言,收发天线和射频收发机前端工作在厘米波或毫米波波段,是雷达芯片的核心组件,而射频功率放大器作为整个收发前端的核心模块,常是设计时的一大难点。射频功率放大器承担着将雷达芯片内部锁相环产生的微波信号放大后传输给天线的任务,是整个收发芯片中最耗能的模块,也是非线性最强的模块。在雷达测距芯片中,性能好且面积小的功率放大器电路是符合市场需求的产品。通常来说,射频功率放大器的性能和成本与制造工艺息息相关,不同工艺对功率放大器来说具有不同的特点。消费电子产品类的成本是设计以及量产首要考虑的因素。近年来,随着CMOS工艺水平的提高,特征尺寸不断减小,截止频率不断提高,完全满足射频集成电路设计的要求,并且易与高集成密度、低功耗的数字和模拟系统进行一体化集成,使得系统具有成本低廉、集成度高、应用范围广的优势。本文设计了基于SMIC 0.13μm CMOS标准工艺的射频功率放大器模块,该放大器采用AB类工作模式工作于C波段（5725MHz-5875MHz）,并集成于调频连续波雷达的收发前端系统中。由于调频连续波雷达发射信号包络恒定,因此对功率放大器的线性度没有太高的要求,功率放大器无需工作在功率回退区。整个功率放大器模块主要包括驱动级电路、偏置电路、功率放大器核心电路及片上巴伦等。采用自偏置的驱动级电路减小芯片的面积并降低功耗,输出级电路采用共源共栅差分结构以提升晶体管的耐压能力及相比共源级更高的反向隔离度,再由片上巴伦将差分射频信号转换为单端输出信号传输到天线接收端,同时巴伦还承担了功率合成以及一定的输出阻抗变换作用。在Cadence软件环境下对射频功率放大器进行了前仿真、版图设计和后仿真,并最终在中芯国际集成电路制造有限公司进行了流片,功率放大器模块芯片面积为0.4*0.26mm2。后仿真结果表明:驱动级电路工作于1.2V电源电压下,输出级电路工作于2.5V电源电压下,RF输出信号频率范围5725MHz-5875MHz,增益10d B,输出功率在-10d Bm-5d Bm范围内可调,最大发射功率下消耗电流11m A,发射信号谐波抑制大于47d Bc。流片后测试结果符合指标要求。