关键词:
二维半导体材料
非平面结构
能耗
隧穿
增益
电流密度
亚阈值摆幅
异质集成
摘要:
在集成电路产业发展的半个多世纪中,晶体管的特征尺寸持续微缩不仅增大了晶体管的集成密度,而且提高了器件和最终芯片的整体性能。然而,晶体管的特征尺寸进入纳米尺寸后,短沟道效应、量子效应导致了晶体管的漏电流增大、阈值电压下跌以及亚阈值斜率衰退等问题,引起了晶体管能耗增大。根本的原因在于:1、晶体管特征尺寸持续微缩使得它的性能不断提高,也减小了晶体管的Supply Voltage(V)和阈值电压(V),而且要求保持较高的驱动因子(V-V);2、传统硅基器件的载流子能态在源/漏极的玻尔兹曼分布限制了亚阈值斜率不能小于60 m V/decade。因此,在2020年国际器件和设备路线图(IRDS)提出降低器件功耗的两种互补方法:一种是引入新型高性能材料,比如:锗、碳纳米管、二维半导体材料以及Ⅲ-Ⅴ族复合半导体材料,这些新型高性能材料以高于硅基沟道材料的载流子迁移率和注入速度使器件在更低的工作电压下具有更高的频率和输出电流;另外一种是引入新原理器件,比如:隧穿晶体管、狄拉克源晶体管、负电容晶体管、忆阻栅晶体管,这些晶体管通过改变其体因子或者热因子的方式获得陡峭的亚阈值斜率。晶体管的特征尺寸缩小到原子尺寸后,要求沟道厚度小于沟道长度的三分之一才能对沟道体进行有效调控,三维体材料由于表面悬挂键、晶格不匹配等因素导致生长厚度小于5纳米、表面连续和厚度均匀的高质量薄膜变得越来越困难,而且表面悬挂键、粗糙度和厚度起伏等因素导致载流子迁移率随厚度的6次方衰退。二维半导体材料具有原子级的厚度,而且表面不存在悬挂键,可以克服三维体材料的缺点且保持高的迁移率,是替代硅基材料的理想选择。本论文以非平面栅极结构器件和新原理器件为切入点,二维半导体材料作为器件的沟道材料,设计和制备出非平面栅极结构晶体管和新原理器件,获得了超低的亚阈值斜率和高电流的输出,实现器件电学性能的提高。同时,构建了基本逻辑器件,探索它们在大电流、低功耗逻辑电路中的应用。本论文的主要研究内容和创新点如下:1.利用了范德瓦尔异质集成技术,以氧化铝包裹的氧化镓纳米线作为模板,首次构建了非平面准Ω栅极结构的二硫化钼晶体管,并系统研究了它的基本电学性质。非平面结构栅极能够通过局域电场耦合作用增强沟道体的局域电场,从而提高非平面栅极的栅控能力。因此,非平面Ω型顶栅Mo S晶体管获得了高的电流密度890μA/μm和高的跨导32.7μS/μm。基于这些优异的电学性能,在单块二硫化钼薄片上构建了基本逻辑电路:“非门”和“与非门”逻辑电路,获得了理想的噪声容限值(89%)和高的电压增益(26.6)。该工作为大电流、低功耗逻辑器件的发展提供了新思路。2.忆阻栅结构由银电极/黑磷氧化物/黑磷/金电极组成,在电场的作用下,导电丝(由氧空位组成)在氧化物中形成或者断开,从而实现了忆阻栅结构阻态的突变。利用范德瓦尔异质集成技术,集成忆阻栅结构到二硫化钼器件的顶栅,构建了忆阻栅二硫化钼器件。忆阻栅结构阻态的突变引起忆阻栅器件栅极电容的非线性变化,从而导致忆阻栅器件源漏电流突变,使得忆阻栅器件获得了超陡峭的亚阈值斜率(SS<1.0 m V/decade)。忆阻栅器件突破了载流子的能态在源漏极玻尔兹曼分布的限制,同时展现出了良好的重复性和稳定性。基于忆阻栅器件构建的简单逻辑器件有超高的电压增益~2000和纳瓦级的功耗。因此,忆阻栅器件为低功耗晶体管的研究提供了新思路。3.利用范德瓦尔异质集成技术,自下而上异质集成二维半导体材料(Mo S/Hf O/Hf S/Hf O/Ge Se),构建具有两个原子层厚度的超薄基区二维半导体材料热电子隧穿晶体管,获得了超高的电流增益24104和接近极限的收集效率。这些优异性能的获得可以归结于:1、原位氧化硫化铪获得了原子级平坦的氧化铪,提高了2D异质结的界面质量;2、2D/2D异质结降低了热电子隧穿结前后的动量不匹配度;3、合理的能带设计使得热电子隧穿晶体管具有从发射极到集电极递减的能带台阶,提高了热电子的注入能量。该工作为高增益、低功耗放大器的研究提供了新思路。