关键词： 7nm   低功耗   iSpatial   UPF   功耗优化  

摘要： 在摩尔定律的推动下,集成电路技术持续高速发展,面积与时序不再是集成电路设计中唯一要考量指标,功耗逐渐成为制约集成电路发展的重要因素。随着晶体管尺寸从微米级发展到纳米量级,芯片集成度呈现指数级增长,静态功耗到了不可忽视的地步。在极小尺寸、高集成度的情况下,如何平衡时序、面积去降低功耗成为了芯片设计各个阶段面临的一大挑战。本论文基于TSMC 7nm工艺,以ARM CPU核模块ananke＿core作为研究对象,借助Cadence公司Genus和Innovus工具,运用低功耗技术完成该模块从RTL级到后端布局布线的设计流程;同时提出通过i Spatial技术和设置功耗优化模式对逻辑综合与后端全局物理综合流程进行优化,实现该模块总功耗的进一步降低。本论文的主要内容和研究成果如下:（1）完成此ananke＿core模块从RTL级到后端布局布线的低功耗设计流程。在电源意图文件UPF的定义下,以改善功耗、性能、面积（Power Performance Area,PPA）指标为前提,借助Genus工具完成了RTL级到门级网表的转化,通过Innovus工具实现了CPU模块内各单元的布局规划、标准单元摆放、时钟树综合、布线等设计,并对物理设计过程中出现的时序违例、高功耗、面积利用率高等问题进行修复和优化。（2）基于i Spatial解决方案对前端RTL级逻辑综合行为进行优化。利用Genus工具对ananke＿core模块的前端逻辑综合流程和导入数据进行重新配置,基于引擎统一的概念调用Innovus工具的Giga Place和Giga Opt引擎,在前端逻辑综合阶段进行单元间的快速布局布线和时序违例、功耗等指标的修复及优化,实现对后端设计的PPA结果的提前预测。基于前端准确的布局结果进行逻辑结构的优化,不仅减少了前后端的迭代次数,更提高了综合生成的门级网表的质量,为后端布局过程节省了约4小时的运行时间,降低了1.21%的功耗,时序优化了67.21%。（3）引入新功耗优化流程,对全局物理综合阶段的优化行为进行干预,实现总功耗的进一步优化。本设计在原有流程的基础采用高强度功耗优化模式,引入Force Downsizing行为进行功能不变、面积更小的单元替换实现功耗大幅降低;随后通过Power Aware Timing Opt流程进行考虑功耗的时序修复;最后引入Aggressive Power Reclaim步骤在满足时序约束的情况下进行总功耗的二次降低;同时根据模块中动态功耗与静态功耗占比情况,设置leakage To Dynamic Ratio参数为0.1,对动态功耗进行重点优化,最终使模块总功耗降低了6.35%,面积利用率降低3.17%,时序优化了36.65%。本论文中使用的i Spatial解决方案以及后端物理设计中功耗优化的方式为芯片设计中RTL级到后端布局布线阶段的功耗优化提供了理论基础和解决方法,对如何降低芯片功耗具有一定参考意义。

关键词： RTC   模拟电路   COMS工艺   低功耗   石英晶体振荡器  

摘要： 实时时钟（Real-time Clock,RTC）在整个工业系统中至关重要,原因在于所有基于时间运行的系统以及应用程序,需要一个稳定且精确的时间基准。从时钟芯片设计技术来看,更高的精度与稳定性意味着更高的的功耗,所以针对这一问题,本文研究设计了一款低功耗的温度补偿的实时时钟芯片。本文设计是以模拟设计为主体的RTC芯片,本文的主要工作在于对整个芯片模拟部分的电源部分与振荡器进行设计,电源部分主要包括基准偏置电路（Bias）、低压差线性稳压器电路（Low Dropout Regulator,LDO）、时钟检测电路。电源部分的设计是实现低功耗的基础,为此采用在亚阈区工作的晶体管进行整个电源部分电路的设计,使得能够实现n A级别的功耗性能。芯片内置一颗32.768KHz的晶体,内部振荡电路采用皮尔斯振荡器为基础核心设计的脉冲续流振荡电路,并且通过内置温度传感器和补偿算法使得模拟部分提供稳定精确的32768Hz的时钟,整体芯片可实现典型情况下（电源电压3V,温度为25℃）电流功耗为0.5μA。通过模拟部分给数字部分提供的精确时钟,数字部分可以实现常规的实时时钟功能,如日历功能（精确到秒）、计时功能、报警功能等。本文设计的芯片采用标准0.18μm工艺,由实验数据表明,本款芯片能够实现-40℃到85℃温度范围内频率偏移为±3ppm的性能。

关键词： 语音关键词唤醒   低功耗   神经网络   硬件设计  

摘要： 随着物联网等移动终端的大规模普及,对语音人机交互的需求日益增长。语音关键词唤醒通常作为人机交互的入口,需要保持长时间开启,为后续更为复杂的语音内容识别等应用提供开关控制,因此,实现低功耗的语音关键词唤醒具有重要意义。传统的语音关键词唤醒技术主要基于传统机器学习,存在准确率较低的问题,随着深度学习技术的兴起,神经网络技术开始应用于语音关键词唤醒任务,大幅提升了其准确率。然而,神经网络技术的计算复杂度较高,导致了较高的处理功耗和较大的硬件开销。针对这一问题,本文重点研究基于神经网络的低功耗语音关键词唤醒硬件设计。首先,本文对国内外的相关工作进行了调研,对现有语音关键词唤醒算法进行了分析和对比,包括基于传统机器学习和基于神经网络的方法,总结了现有方法面临的问题,并对本文的章节结构做出了介绍。其次,针对现有问题,在算法层面,本文提出了一种低复杂度的语音关键词唤醒算法,基于深度可分离卷积神经网络,在保证算法准确率的同时,大幅减少了算法模型的参数量和计算量。同时,本文还对网络结构做出了有利于低功耗硬件设计的调整。通过以上优化,大幅降低了基于神经网络的语音关键词唤醒算法的参数量和计算量,为在硬件层面降低处理功耗和硬件开销奠定了基础。接着,在硬件层面,本文提出了事件驱动式的硬件架构、近似计算技术、混合精度乘法计算技术等,并在FPGA和ASIC上分别进行了实现。具体工作包括:设计了一种事件驱动式的硬件架构,用复杂度极低的语音过滤算法滤除了短噪声、长时间静音等状态,极大降低了后续特征提取和神经网络的计算功耗;设计了近似计算技术,跳过了计算过程中的近零值的读写与运算,减少了存储单元和计算单元的动态功耗;设计了混合精度乘法计算技术,减少了低精度的特征数据计算过程,进一步地降低了计算单元的动态功耗。通过以上技术,大幅降低了语音关键词唤醒的处理功耗和硬件开销。最后,对设计的基于神经网络的低功耗语音关键词唤醒硬件进行了测试与分析,通过分析发现,提出的低复杂度语音关键词唤醒算法相比已有算法减少了20～200倍的参数量和计算量,针对谷歌命令数据集下的10个关键词分类准确率高达90.31%。此外,基于40nm工艺的ASIC芯片面积为0.318)8),关键词分类时间为200ms,动态功耗为3.15u W,静态功耗为4.90u W。该设计可广泛应用于物联网智能终端设备,为其提供语音人机交互的关键技术支撑。

关键词： 锁相环   电荷泵   相位噪声   环形振荡器  

摘要： 随着无线通信设备的广泛应用,人们对无线通信设备提出了更高的要求。新兴设备推动着无线通讯集成电路向着高性能、小型化、低功耗等方面发展。锁相环(Phase locked loop,PLL)作为无线通信系统的重要模块,实现其在高频率下低功耗、宽频率范围输出成为锁相环研究的热点之一。为了满足应用于片上系统(System-on-a-chip,SoC)的锁相环对高频率下多输出频率与低功耗的需求,设计了一款频率可调的低功耗电荷泵锁相环电路。首先,在整体结构设计上,鉴频鉴相器采用预充电型鉴频鉴相器,压控振荡器采用二级伪差分环形振荡器,分频器模块采用无静态功耗的真单一时钟结构(True Single Phase Clock,TSPC)触发器来满足低功耗的设计要求。其次,压控振荡器采用压控电容来调节频率,在电路动态锁定过程中进一步降低功耗,并通过数控尾电流源的方式实现调谐曲线的扩展,以保证较宽的输出频率范围。然后,在电荷泵设计中采用共模检测电路抑制静态电流失配,采用差分互补开关抑制电荷泵动态工作时的非理想效应进而减小输出频率的小参考杂散。最后,采用可编程的多模预分频器结构以实现较宽频的输出频率范围,通过传递函数推导和仿真验证了整体环路的稳定性。基于TSMC 40nm工艺完成了整体电路及版图的设计与验证。后仿结果表明,在参考输入频率为40MHz时,压控振荡器的输出频率范围为2.45GHz-5.2GHz,整体电路输出频率范围为2.56GHz-4.96GHz,电路稳定时间小于2.2μs。在4GHz处,相位噪声为-89.1 dBc/Hz@1MHz,积分抖动为2.42ps,参考杂散在为-66.5dB,电路最优FoM为232.1 dB,最大功耗为1.44mW,整体版图面积为115μm×61μm。

关键词： 成像椭偏仪   穆勒矩阵椭偏仪   软件开发   需求分析   模块化   多线程  

摘要： 高分辨率层析成像穆勒矩阵椭偏仪结合双旋转型穆勒矩阵椭偏仪与高分辨率显微成像技术,使用大数值孔径物镜,在拥有纳米级纵向膜厚分辨率的同时,还具有高横向分辨率,在纳米测量中有很大的应用潜力。实验室研制的原理样机已能投入使用,但是缺乏配套的系统软件,依赖于各硬件厂商提供的原始控制软件,存在使用成本高、硬件调试操作复杂、数据采集分析效率低下的问题。针对这些实际工程问题,本文设计并开发了与实际需求相匹配的椭偏仪系统软件,主要研究内容包括:(1)从高分辨层析成像穆勒矩阵椭偏仪测量原理与样机系统出发,结合实际测量流程,明确了仪器的硬件控制和软件功能需求,完成了基于模型-视图-控制器(MVC)框架模式的仪器系统软件总体方案设计。(2)根据总体设计方案,按仪器控制需求与功能需求对软件进行了合理的模块划分与设计实现。采用多线程方法,为相机采集、数据保存、数据分析等任务创建独立线程,并组织各模块及线程,采用C++、QT编程语言开发了仪器系统软件。(3)基于已搭建的仪器原理样机,对开发的仪器系统软件开展了性能测试和功能验证,针对标准Si O薄膜样品的测试结果显示,所开发的系统软件能够很好地辅助仪器硬件系统进行系统标定、数据采集以及测试结果分析等任务。本文围绕高分辨率层析成像穆勒矩阵椭偏仪系统软件的设计、开发、测试,完成了质量、可靠性达标的系统软件,满足椭偏仪系统的需求,为仪器提供软件支持。

关键词： 无线传感器网络   路由协议   能量损耗   时延控制   LEACH协议  

摘要： 随着信息全球化的持续推进，无线传感器网络(Wireless Sensor Networks，WSNs)凭借功能强大以及成本低廉等优势，已经被广泛应用于诸多领域。然而，WSNs通常被随机部署在复杂环境中，节点能量有限且二次补给困难在很大程度上限制了网络的生命周期。另外，虽然时分多址(Time Division Multiple Address，TDMA)机制能够降低节点的能量损耗并减少数据碰撞，但无法满足高实时性的要求。因此，如何在最小化能量损耗的前提下设计出高效的路由协议来降低数据传输的时延成为近年来WSNs研究的热点之一。　　在此背景下，本文在LEACH(Low Energy Adaptive Clustering Hierarchy)协议研究基础上，提出了基于LEACH的低功耗低时延路由协议(LPLL-LEACH)，该协议从多个角度对LEACH协议进行了优化研究，主要内容如下:　　(1)针对LEACH协议簇头数量不均衡的问题，通过分析网络中所有节点每“轮”的能量损耗与簇头数目之间的关系，得到一个以簇头数目为自变量，能量损耗为因变量的函数关系。以最小化能量损耗为目标得到簇头数目的最优解。　　(2)针对LEACH协议中簇头随机选择的问题，综合考虑了能量因子、距离因子以及密度因子等因素。通过为上述因素分配相应的权重并引入到原始阈值公式中，构成一个新的阈值判定公式，从而保证最优的节点当选为簇头。　　(3)针对LEACH协议中分簇不均的问题，引入节点入簇半径Rjoin的概念，在Rjoin内首先记录节点到所有符合条件的簇头节点的距离以及簇头节点到基站的距离。根据此距离决定节点加入哪个簇。此方案使得分簇更加均匀，避免了极大簇、极小簇的出现。　　(4)针对簇头以单跳模式向基站转发数据的问题，引入转发函数为所有簇头分层，建立数据转发路由。基站被视为能量不受限制且层数为0的簇头。簇间路由是从基站开始，遍历所有层数未定的簇头，选择转发函数值最小的簇头作为簇问路由路径的中继节点并将中继节点的层次号设置为1，依此类推，直到为所有簇头设置层次号。反向建立了一条包括所有簇头节点并连接基站的最优路径。　　(5)为了降低WSNs的数据传输时延，采用了自适应数据传输(非坚持性一载波侦听多址访问与时分多址相结合)的方式。当网络处于紧急状态，也就意味着有多个普通节点采集到的数值(Data1)与上一次(Data0)相比波动较大时(|Data1-Data0|≥T)，(T为相邻两次数据传输的最大差值)CSMA机制被用来降低数据传输的时延。一段时间数据趋于稳定后，TDMA机制被用来降低网络中的能量损耗。　　仿真实验表明，与LEACH、LEACH-C、LEACH-VA和IEE-LEACH协议相比，本文设计的协议模型网络生命周期分别延长了103％、36.9％、27.4％和2.9％，并且显著降低了数据传输时延。

关键词： Boost型DC-DC变换器   低功耗   低压启动   同步整流   转换效率  

摘要： 近几年随着智能可穿戴设备、人体医疗检测等电子产品的兴起,使其对电源的要求更加的苛刻。传统的电池供电制约了电子设备的体积与使用寿命,因此利用温差发电器、光伏电池等能量采集设备从环境中采集能量成为普遍采用的供电方案。由于能量采集设备的输出电压较低,无法直接用于集成电路供电,因此低压启动、低功耗、高转换效率、低纹波的集成Boost型DC-DC变换器成为当前的研究热点。论文首先介绍了用于能量获取的低压启动的Boost型DC-DC变换器的研究现状和关键技术问题。为解决低压启动问题,对电源电压低于MOS管阈值条件的逻辑电路设计方法进行较深入的研究。在对DC-DC变换器的拓扑结构、调制和控制模式进行了较详细的分析及对比的基础上,选择了采用同步整流技术和自适应电流模式PFM控制的设计方案。论文给出了芯片的整体架构及电特性指标需求,并且重点研究了系统中低压启动电路及其它低电压、低功耗电路模块的设计方法。论文给出了一种新颖的低压启动工作模式,系统启动划分为三个阶段,即启动阶段、开环阶段和闭环阶段。论文还介绍了其它重要电路模块的设计方案,包括低压环形振荡器、电荷泵、低压带隙基准电压源、低压条件下的电压检测电路等。这些电路模块均根据系统的要求,采用了合理的且较先进的设计方案。整个设计在Cadence平台下完成,利用Hspice仿真软件对上述电路模块及整体电路进行了仿真验证。论文给出了芯片的版图并通过了DRC、LVS等验证。论文给出的低压启动的Boost型DC-DC变换器基于TSMC 0.18μm工艺设计,仿真结果表明:在环境温度为-40℃～85℃的情况下,最低启动电压为105m V,输入电压范围为105m V～500m V,输出电压范围为1V～1.8V,最大负载电流为1.2m A,峰值转换效率为73%,各项参数满足设计要求。

关键词： 指令缓存   静态随机存取存储器   自定时串行访问   电路共享   低功耗  

摘要： 物联网的高速发展使得低功耗微控制器单元(Microcontroller unit,MCU)的需求不断增加。工作状态下MCU对存储器中指令和数据的频繁访存是MCU动态功耗的主要组成部分,采用指令缓存(Cache)可以有效减少MCU对指令存储器的访存,在提高MCU性能的同时有效降低存储器功耗。因此,在极低功耗微控制器单元(Ultra-Low Power Microcontroller unit,ULPMCU)中降低指令Cache功耗成为降低ULPMCU动态功耗的关键。传统指令缓存的访问方式存在冗余访问功耗,因此本文提出一种自定时串行访问方式,利用自定时电路和比较电路降低不命中路的Cache动态功耗并实现一个周期内完成命中时读操作。静态随机存取存储器(Static Random-Access Memory,SRAM)作为实现指令Cache的存储体,本文对其提出电路共享技术,通过每两片SRAM共用一片时序电路以及译码电路,可以节省11%的时序电路和译码电路的面积并降低33%的写功耗。此外,每片SRAM均采用字线分割技术,通过将阵列分为四块降低了四分之三的位线预充功耗。最终,基于上述低功耗关键技术,本文采用22nm工艺实现了容量为64KB两路组关联的低功耗指令Cache宏单元。针对不同负载场景,本文设计的Cache宏单元支持两种工作模式:(1)应用于高负载场景的并行访问模式;(2)应用于低负载场景的自定时串行访问模式。此外,采用电源门控技术降低静态功耗。指令Cache的仿真结果表明,与商用编译器生成SRAM组成的Cache宏单元进行指标对比,本文设计的指令Cache宏单元在自定时串行访问命中情况下读功耗降低了29%,在自定时串行访问不命中情况下读功耗降低53.3%,能量延时积降低了23%;在并行访问模式下能量延时积降低了11%;在关闭模式下,静态功耗降低了99.5%。

关键词： 振荡器   弛张振荡器   电阻式频率锁定   快速锁定   低功耗  

摘要： 随着WSN (Wireless Sensor Network) 和IoT (Internet of Things)应用日渐增加，各项产品朝着更低体积、更低功耗的方向开发，将系统整合至同一晶片下的系统单晶片SoC (System-on-Chip)显得格外的重要。通讯系统中，稳定的参考时脉源通常来自晶体振荡器，但体积庞大的晶体振荡器，本身不易整合於SoC中。整合於SoC的晶片内振荡器有许多架构，又以RC弛张振荡器最为常见，藉由对电容的充电，透过比较器比对参考电阻，产生电容的复位讯号，藉此来回振荡产生时脉。在此结构中，一个时脉周期是RC延迟、比较器延迟和缓冲器延迟的总和。电阻能够藉由正负温度系数抵销的技巧补偿，电容的温度变化可以忽略不计，但比较器及缓冲器的温度变异则必须使用复杂的设计技术才能够补偿，但温度仍然是不稳定性的主要来源。 本论文提出一具快速锁定机制之电阻式频率锁定振荡器。主体采用电阻式频率锁定回路的架构，改善传统RC弛张振荡器之温度变异性及功耗取舍上的影响，能够於温度变异下达到稳定及有效的减少功率支出。此架构基於开关电容於固定频率控制下可当作电阻器使用的原理，并使用低功耗放大器取代了比较器，将来源电阻与开关电容阻值相匹配，控制振荡器的输出。对应於来源电阻值，控制开关电容达等效阻值之频率即此振荡器输出频率，以此方法做为锁频回路。 为了能够压低功耗及维持频率长时间的稳定，设计上会采用较低频宽操作速度较慢的低功耗放大器及较大的电容来稳定压控振荡器输出。这造成在一些休眠唤醒切换的应用中，振荡器需要较长的启动时间才能达到目标工作频率。为此，这边提出一个能够加速达到锁定目标频率的机制。此机制於电路启动或唤醒时作动，采用加入四级额外电容并使用电荷转移的方式将电压控制振荡器之控制电压进行调整，达到频率快速推近至目标的目的，动作结束後将会停用此机制减少不必要的额外消耗。 本论文提出的电路，采用联电UMC 0.18μm CMOS制程来实现，经模拟，在1.2V工作下，室温下能够输出频率为10 MHz，功率消耗为20.02μW，於 -40至90℃ 温度变化下，温度系数为20.66 ppm/℃，与无快速锁定机制相比，减少了约1/3的追锁时间。

关键词： 跌倒检测   可穿戴设备   阈值方法   机器学习   低功耗  

摘要： 跌倒作为最常见的意外伤害,是造成老年人瘀伤和骨折的主要原因之一。跌倒检测系统可以及时检测出跌倒事件的发生,从而降低老人受到的伤害。在实际应用中,可穿戴式跌倒检测系统面临着诸多问题,如:检测精度低、误报警率高及功耗高等缺点。为了解决上述问题,本文开展了跌倒检测方法的研究,开发了结合可穿戴设备(置于腰部)和云平台的跌倒检测系统。针对可穿戴设备处理速度慢及电池续航能力弱的问题,设计了低功耗可穿戴设备和配套的阈值算法(TBM)。研究了基于硬件的低功耗技术,包括选择具有低功耗特性的电子器件、利用硬件中断技术代替软件程序的实时监测以及保持无线传输模块的长时间睡眠。对于阈值算法来说,综合评估了特征提取方法的功耗和分类准确率并选择了最优的跌倒特征。在此基础上,利用粒子群优化算法对该算法的阈值进行优化,减少了激活无线传输功能的次数,同时将尽可能多的真实跌倒事件上传至云平台处理。实验结果表明,可穿戴设备利用阈值算法成功识别99.64%的跌倒事件,并拒绝了82.47%的日常活动。针对当前跌倒检测技术分类准确率低的问题,提出了两种基于机器学习的跌倒检测算法,分别为基于集成学习与循环神经网络(RNN)的跌倒检测算法和基于迁移学习(TFL)的跌倒检测算法。在离线测试中,TBM+RNN取得的灵敏度和误报警率分别为98.26%和0.83%。TBM+TFL取得的灵敏度和误报警率分别为95.83%和1.12%。对比分析两种算法后,将RNN布置于云平台中并在线测试了开发的跌倒检测系统(可穿戴设备+云平台)。实验结果表明,该系统的灵敏度、误报警率和准确率分别为100%、0.83%和99.50%。