关键词： 可编程分频器   双模分频器   P/S计数器   TSPC D触发器   22nm CMOS工艺  

摘要： 近年来,随着无线通讯系统的快速发展,特别是Wi Fi、蓝牙等市场需求的不断提高,应用于2.4GHz频段的无线通信技术已经成为了研究的热点。在锁相环(Phase-locked loop,PLL)系统中,分频器是十分关键的模块之一,它是PLL系统能够提供高性能振荡信号并同时保持低功耗、低相位噪声的关键。论文在充分调研各类分频器原理和特性的基础上,基于22nm CMOS工艺设计了一种2.4～2.625GHz低功耗可编程分频器。该分频器由4/5双模分频器级联脉冲吞咽计数器构成,双模分频器基于触发器和组合逻辑的结构设计,其中触发器采用嵌入逻辑门的真单相时钟(TSPC)结构从而降低功耗;脉冲吞咽(P/S)计数器采用同步逻辑置数的异步级联减法计数器来实现,同步逻辑置数减少了误码的产生,异步级联能够降低电路设计的复杂度和功耗,其中P计数器为4bit,S计数器为2bit,电路实现了36～67连续可变分频比。论文完成了电路设计、前仿真、版图设计、后仿真、流片和芯片测试。根据芯片测试结果可得,电源电压为1V,该可编程分频器的工作频率范围为0.4～15GHz,输入灵敏度达到-26d Bm,能够实现36～67可变分频。输入信号2.4GHz、40分频时,输出信号的相位噪声为-140.7d Bc/Hz@1k Hz,-160d Bc/Hz@1MHz。分频器核心电路电流约1.9m A,芯片核心尺寸是297μm×124μm。论文所设计的可编程分频器具有工作频率范围大、功耗低和噪声低等优点,不但可以应用于Wi Fi、蓝牙系统中,而且适当调整后也可应用于GPS和5G等系统。

关键词： 相变光子存储器   等离子体效应   亚波长光栅波导   COMSOL  

摘要： 随着摩尔定律的极限逼近,集成电路在速度、延时和功耗等方面遭遇瓶颈。面向片上光互连的硅光子技术能够解决集成电路持续发展所面临的问题,是后摩尔时代亟需发展的关键技术之一。硅光子技术的薄弱环节在于信息存储,需要借助光/电/光转换器件,这限制了信息处理速度和带宽。基于相变材料的硅基非易失性光子存储器有望替代传统的光/电/光转换器件,但在速度和功耗方面仍然存在挑战。本论文围绕相变光子存储器存在的速度和功耗问题,利用金属表面局域等离子体共振的电场增强效应增强光与物质的相互作用,提升存储器速度,并降低器件功耗。为此,本论文提出基于矩形波导和亚波长锥度光栅波导的等离子体相变光子存储器,利用有限元法建立电磁热耦合模型,对器件内部的电、热、光等多物理场进行仿真分析,阐明器件结构参数对存储单元透过率、速度及功耗的影响关系。本文结果这为后续研究高速、低功耗及高密度的非易失性光子存储器具有重要的借鉴和指导意义。本文主要工作及研究结果如下:（1）针对当前相变存储器在开关速度、功耗方面存在的不足,利用金属表面局域等离子体共振的电场增强效应,提出双环金属结构的等离子体相变光子存储器。存储器由相变材料与矩形波导、金属银圆盘及圆环混合集成,即在内圆盘和外圆环缝隙中填充相变材料GeSbTe（GST）。通过多边形建模法对等离子体相变存储器进行三维建模。利用场增强因子对器件结构参数进行优化,采用电磁热耦合法对写入/擦除过程进行光热分析。仿真结果表明,写入/擦除所需的脉冲时间均为纳秒级,功耗分别为20 p J和40 p J。对不同嵌入深度下存储器的插入损耗、功耗、对比度等性能比较分析,为研究具有超紧凑尺寸、较快的开关速度和低功耗的可重构和多功能光子器件提供一种普适性方法。（2）针对等离子体相变光子存储器的信号对比度较低的问题,利用锥度波导增加共振模式下的透射率峰值,结合亚波长光栅波导的快速可调谐性,在1535 nm处实现光学信号对比度高达57.8%。通过在波导上增加相变单元的数量,利用光栅波导电场聚集效应与金属等离子体局域场增强效应,进一步提高相变结构区域电场强度,将器件的信号对比度提高至93.5%。该结果为研究具有高信号对比度、高集成度的相变光子存储器件提供新思路。

关键词： RFID   路径规划   防冲突   Group Steiner Tree   低功耗  

摘要： 随着物联网的兴起,RFID设备被广泛应用于各大商业领域当中。对于有源RFID而言,随着部署标签数量增大,会导致标签设备更换电池的成本剧增。半有源RFID采用低频唤醒高频通信的工作机制,可以极大的降低系统的功耗,节约项目的成本。因此,半有源RFID在很多应用场景开始代替有源RFID。半有源RFID设备作为数据收集的一种手段,面临的关键问题主要有:(1)移动阅读器进行数据收集的路径规划问题:当标签设备被部署之后,通常需要通过一个移动的阅读器去收集标签设备的信息,并将收集到的信息发送到数据中心。更短的有效收集路径意味着所花费的成本也就越小。因此,一套有效的路径规划算法对控制项目的运营成本具有很大的帮助。(2)高并发读取时的防碰撞问题:在进行高并发的读取时,碰撞问题是不可避免。由于部署的标签设备的数量越来越庞大,由碰撞问题增加的功耗已经不容忽视,一套低功耗的防碰撞算法对延长标签设备的使用寿命至关重要。综上所述,本文主要针对半有源RFID数据收集的以上关键问题开展研究工作:(1)针对移动阅读器的最短有效路径规划问题,本文基于Group Steiner Tree理论,给出了基于节点间可访问性的有效移动数据收集算法,证明了该算法与理论最短收集路径的近似比不超过O(7)2)2)7)2)7)2)7)2)9)),n代表静态标签节点的个数,t(t

关键词： 数字机顶盒   PMU   低功耗   EDA   软硬件协作  

摘要： 中国机顶盒的发展史已长达20多年。随着电子技术的进步,数字机顶盒也得到了迅速发展。伴随机顶盒功能多样化的发展,要求外围硬件资源的配置增加,势必导致了功耗的增加。在这种情况下,构建稳定可靠且低功耗的电源管理至关重要。电源管理系统(PMU)的设计也被广泛应用在其他电子设备上。本文采取软硬件协作的方式,在SOC(System On Chip)上实现数字机顶盒的电源管理的设计和验证。本文设计了多种电源管理系统方案,共同协作。其一,本文设计了一个PMU方案。PMU位于常开区域里面,主要功能是控制数字机顶盒芯片可关断域内相关芯片的上电和下电工作。在芯片处于低负载工作的时候,根据不同的工作场景,控制相关的电源关断或开启。其二,本文设计了一个内核电源管理系统CORE＿PMU方案。CORE＿PMU位于可关断域内,是由寄存器控制的独立硬件设计,用来控制和管理A55四个内核电源域的关断和重启。本文还支持DVFS(Dynamic Voltage and Frequency Scaling)技术,动态调节A55电压和频率,最大程度的降低芯片的运行功耗;支持CRC(Cyclic Redundancy Check)算法,完成校验机顶盒芯片的寄存器值;支持多种电源模式、工作模式;支持shell语言编写的CPF(Common power format)文件。最后完成基于Linux平台和EDA工具对PMU模块的仿真验证和完成芯片设计流程的低功耗设计的验证,并使芯片的功能覆盖率达到100%。实现使用DSOS104A KEYSIGHT示波器验证可关断域相关电源的关断和开启。通过多种低功耗设计,最大程度的降低芯片功耗。并基于TSMC 28 nm工艺流片,完成芯片的功耗测试。测得电源管理系统的功耗为55.6μW,经过调研,已达到电源管理芯片较低功耗的水平。测得数字机顶盒芯片在待机模式下(深度睡眠模式)的功耗为0.119 W,低于国家规定的机顶盒待机功耗0.5 W的要求,达到一级能效的标准,实现电源管理系统设计的既定目标。

关键词： 模数转换器   连续时间Sigma-Delta调制器   低压低功耗   有限低频增益补偿跨导级   FIR DAC  

摘要： 在便携式音频应用领域中,模数转换器（Analog-to-Digital converter,ADC）的性能是至关重要的,由于Sigma-Delta调制器可以实现很高的分辨率,在音频应用中用途广泛。本文主要研究低压、低功耗、高性能的应用于音频领域的Sigma-Delta调制器。首先简要介绍了Sigma-Delta调制器的工作原理和国内外研究现状,区分了连续时间Sigma-Delta调制器（Continuous-time sigma-delta modulator,CTSDM）和离散时间Sigma-Delta调制器（Discrete-time sigma-delta modulator,DTSDM）,由于CTSDM对采样和建立有更低的要求,且具备固有的抗混叠特性,更适合本设计低压低功耗的要求。本设计从系统性能指标要求出发进行理论计算,确定使用3阶单环1位量化的架构,分析了非理想因素对CTSDM的性能影响。针对积分器中的运算放大器引入了有限低频增益补偿跨导级,大大降低了功耗,同时抑制运放等效到积分器输入端的噪声,使用有限冲激响应滤波器（Finite-impulseresponse,FIR）级联数模转换器（Digital-to-Analog converter,DAC）作为反馈路径以减小CTSDM对时钟抖动的敏感性。在电路级设计前本文借助matlab对CTSDM建立了行为级模型,并证明了结合使用的两种补偿方案对于CTSDM的性能提高是非常明显的。本设计采用UMC 55nm CMOS工艺,在Cadence中完成了电路和版图的设计,阐述了各个模块的设计思路和流程,着重分析了运算放大器的架构选取过程,并说明了对第一级补偿跨导级做斩波调制的必要性。电路后仿真的结果表明,在信号带宽为24KHz、采样频率为8MHz以及电源电压为1.2V的情况下,CTSDM的信噪失真比（Signal-to-noise-and-distortion ratio,SNDR）达到了98.2d B,且系统的功耗仅为140.2μW,优值（Figure-of-merit,Fo M）为180.5d B。

关键词： Forth堆栈处理器   片上多处理器   端口复用   终端重定向   动态加载  

摘要： 目前,片上多处理器已广泛地应用于高端服务器和高性能计算等诸多领域,但针对嵌入式系统高性能低功耗需求的多堆栈处理器研究与应用还相对滞后。为此,本文在对堆栈处理器、Forth系统和硬件描述语言等研究的基础上,借鉴和采用Forth及多处理器理论与方法,对多处理器技术、指令集设计、终端重定向以及动态加载等关键问题进行探索,提出并设计了一种适合嵌入式环境高性能、低功耗需求的片上多Forth堆栈处理器架构。在现有单堆栈处理器研究的基础上,本文所做的具体工作为:(1)为解决多堆栈处理器连接问题,对多堆栈处理器结构、硬件布局设计、指令系统等模块进行了优化设计,提出并实现了片上多Forth堆栈处理器架构;(2)为解决片上多处理器终端重定向问题,本文在片上多处理器架构研究的基础上,对Forth终端交互、多路选择器和总线仲裁器等模块进行研究,提出了片上多Forth堆栈处理器的终端重定向架构,实现了片上多处理器UART串口资源的高效利用,降低了资源占用率,且充分发挥了Forth系统的交互特性;(3)为解决堆栈处理器动态加载问题,本文重点对SD卡接口、地址选择器、BUFFER缓冲区管理和Forth固件加载等模块进行研究,实现了片上多处理器Forth固件的动态加载,提高了系统的在线升级、扩展和重构能力,且充分发挥了Forth系统的重构特性。本文在多路选择器、串口总线仲裁器、SPI通信以及缓冲区内部RAM的读写等部分核心功能模块仿真的同时,采用Xilinx公司的xc6slx9和100t-fgg676FPGA开发板以双J1处理器为验证实例对片上多堆栈处理器、终端重定向和Forth动态加载进行了实验验证,结果表明,系统逻辑功能正确、设计简洁高效、资源利用率较高,在片上多堆栈处理器领域以及终端重定向和Forth固件动态加载等方面实现了技术突破,具备在单片上大规模集成堆栈处理器的前景。

关键词： Sigma-Delta调制器   语音   浮动系数迭代   运放共享策略   低功耗  

摘要： 随着人工智能技术的飞速发展,使用语音指令操控设备成为了现实,将语音指令转换为设备识别的机器指令需要依赖模数转换器。Sigma-Delta模数转换器以其精度高、对硬件要求低等特点,广泛应用于便携式语音信号处理等领域。虽然先进的CMOS工艺可以不断降低集成电路的电源电压,从而减少功耗,但在低电压下,晶体管可分配的电压随之下降,对电路的性能会造成一定的影响。本文针对语音识别这个应用领域,面向AI语音芯片对低功耗Sigma-Delta调制器展开了研究与设计,重点是围绕其低功耗和精度优化展开研究与设计,主要内容包括:1、针对低功耗AI语音芯片以及现代先进CMOS工艺制定出设计方案,结合理论计算、系统级建模仿真以及分析电路可能会引入的非理想因素,归纳总结出一套Sigma-Delta调制器从参数设计到电路版图设计的完整设计流程。2、在提升精度方面,本文采用浮动系数迭代思想对调制器的各项系数进行优化,系数经过优化后可以使调制器的输出精度提升约0.3-bit。3、为了降低Sigma-Delta调制器电路的复杂度,本文对调制器中DAC反馈电路进行了研究,在常规积分器采样电容与采样开关之间,接入不同的参考电压,实现了无电阻DAC,电路复杂度明显下降。为了进一步降低电路功耗,设计了一种运放共享策略的积分器,该策略通过对调制器采样和积分工作状态进行分析,重新设计采样、积分电容的连接方式,仅使用一个积分器完成三阶调制器中三个积分器的功能。在此基础上,结合浮动系数迭代思想,在UMC的0.11-μm标准CMOS工艺下,设计了一款面向AI语音芯片的低功耗Sigma-Delta调制器,芯片面积为0.056 mm,后仿真结果表明,在1.2 V电源电压,2 MHz采样频率下,输入峰峰值为1 V的差分信号,8 KHz语音带宽内有效位数为15.34-bits,功耗为104μW,比同阶三个积分器结构的调制器功耗降低了73μW,利用浮动系数迭代思想与运放共享策略实现了精度与功耗之间良好的均衡。

关键词： SAR ADC   低功耗   电容阵列   动态比较器  

摘要： 随着集成电路产业的不断进步,数字电路低成本、高精度的特点使其逐渐成为了信号处理的热门方案,而自然界中的信号大多是模拟信号,因此模数转换器作为将数字信号与模拟信号连接起来的桥梁已然成为了目前研究的热点。由于模数转换器的广泛应用,如何降低其功耗成为了设计中的一个重点方向,而SAR ADC由于其独特的结构在低功耗设计上具有很大的优势。本文从低功耗的角度出发,设计了一种12bit的SAR ADC。首先对三种不同的电容阵列:传统型二进制电容阵列、分段电容式电容阵列、基于Vcm的电容阵列进行了功耗和面积上的分析,由于分段式电容阵列中耦合电容的存在,大大降低了电压切换过程中产生的功耗,因此电容阵列采用分段式的结构。开关模块可以分为采样开关和电压切换开关,采样开关具有高线性度、低谐波失真的需求,因此采用栅压自举结构;电压切换开关在电路中大量使用,因此出于低功耗的考量使用了CMOS传输门结构。比较器通常可以分为开环比较器和动态比较器,在本设计中将二者级联使用,既增加了分辨率又提高了速度,动态的结构也大大降低了功耗,此外本文也对失调电压进行了优化。时序控制逻辑为同步时序,采用两排D触发器来搭建。本设计采用0.35μm CMOS工艺,电源电压为3.3V/5V。在不同的电源电压以及不同的工艺角下进行仿真验证,结果显示ENOB大于11.8,SNDR大于73d B,THD小于-85d B。通过版图绘制及寄生参数的提取完成了后仿真,结果满足性能要求,整体电路功耗在5V电源电压下为31.4μA,3.3V电源电压下为16.7μA。

关键词： 电磁水表   瞬态测量   环境温度   测量管道   励磁线圈  

摘要： 电磁水表在工业及生活用水测量中应用广泛,具有高精度,低压损,结构稳定等优势。目前大多采用稳态测量,需要待磁场达到稳定状态。该方法可以改善结果的不稳定,消除微分干扰,但是较长的励磁时间也使得功耗居高不下。为了降低励磁功耗,瞬态测量方法仅利用磁场的上升段,极大减少了励磁所需的时间,在相同励磁频率下,功耗仅为稳态励磁的五分之一。但是瞬态测量方法中电极拾取的电压信号由流速分量和微分干扰两部分组成,导致电压信号不仅与流速有关,还受时间的影响。并且在实际使用中,环境温度会使得电磁水表内部回路电阻值发生改变。通过推导,微分干扰补偿法不仅可以补偿微分干扰,其计算过程中还消除了电阻值的影响,因此也能避免温度带来的测量误差。本文同时选取了微分干扰系数合适的计算位置。电磁水表中测量管道会影响电压信号的收集比重以及水流的运动状态。通过COMSOL软件建立测量管道的权函数和压损仿真模型,开展不同结构的对比实验,确定了矩形缩进式管道具有权函数分布均匀,电压信号幅值高的优势。同时在满足压损标准的情况下,选取测量管道尺寸。在电磁水表中励磁线圈会直接影响生成的磁场状况。建立励磁线圈的磁场仿真模型,对三种励磁结构测试,实验表明有磁芯有极板结构中磁感应强度分布均匀且数值较高。为了进一步增大磁感应强度,提出将磁芯放置在测量区域侧方,并设计了两种磁芯结构,测试表明C字型磁芯结构在电磁水表中能够生成更均匀且磁感应强度更强的磁场。在此基础上测试了励磁线圈匝数对励磁电流的影响。最后,构建电磁水表的仿真模型,针对常用流量进行仿真。设计了用于预处理的旋转电容滤波器,将仿真数据导入MATLAB中使用微分干扰补偿法离线处理并拟合出参考曲线。在STM32F103开发板中写入瞬态测量模块测试。实验结果表明通过矩形缩进式管道和C字型磁芯结构组建的电磁水表,在微分干扰补偿法处理后,其测量流量与实际流量的误差不超过0.5%,满足国家0.5级水表的要求。且每半周期计算时间为6.3ms,保证了流量测量的实时性。