关键词： 锂离子电池   低功耗   BMS   降低成本  

摘要： 本文主要研究一种锂离子电池管理系统BMS的控制装置，包括主电源电路、主控制器电路、开关驱动电路、开关模块、唤醒电路及非唤醒电路。此外，本文还研究了一种低功耗管理电路系统的控制方法，当电路系统进入低功耗状态时，非唤醒电路完全断电，实现该部分电路零功耗，且非唤醒电路的器件、芯片无需选择具有休眠模式的器件和芯片，从而降低成本。

关键词： 超宽带脉冲通讯   一类锁相环频率合成器   环型振荡器   采样鉴相器   低功耗   小面积  

摘要： 超宽带(UWB)脉冲通讯技术凭借着其厘米级别的定位精确度,成为了手机、智能汽车等应用的关注热点。频率综合器作为超宽带脉冲通讯芯片的关键模块,需要同时具备低噪声、低杂散、大频率调节范围的特点。为了满足其应用需求,传统频率综合器结构往往需要付出大功耗和大面积的代价,不利于芯片续航、寿命与成本。因此,对应用于UWB脉冲通讯技术的低功耗、小面积的频率综合器的研究具有重要的工程应用价值。本文基于SMIC 28nm CMOS工艺,设计了一款应用于UWB芯片的频率综合器。该频率综合器由采样鉴相器(Sampling Phase Detector,SPD)、主从采样环路滤波器(Master-Slave Sampling Loop Filter,MSSF)、两级差分电流受限环形压控振荡器、多模分频器(Multi-Modulus Divider,MMD)和自动频率校准(Auto Frequency Calibration,AFC)模块组成,在满足UWB技术应用需求的同时有效的减小了电路面积和功耗。本文选择的基于两级差分电流受限环形振荡器的一类采样锁相环结构的频率综合器结构具有大的环路带宽,从而有效地抑制了环路中由振荡器产生的相位噪声,降低环路对振荡器噪声的需求,达到降低振荡器功耗的效果。采用改进型两级差分电流受限环形压控振荡器,在实现大频率调节范围、正交四相位输出信号和小面积的同时具有良好的增益线性度。提出改进型采样鉴相器和主从环路采样滤波器联级结构,在实现了高线性度和大增益性能同时具有小的噪声能量和输出电压纹波,而较小的输出电压纹波意味着较小的杂散能量。后仿真结果表明,在电源电压0.9V和参考时钟频率38.4MHz的情况下,本设计产生了 6.5GHz～10GHz频率调节范围的四相位正交时钟。其中当输出频率为8GHz时,本设计输出时钟积分时间抖动为0.891ps、参考时钟杂散能量为-68.5dBc、平均功耗为4.06mW、芯片面积为0.01 mm2。结果充分表明本文在满足UWB脉冲通讯技术应用指标的同时有效地降低了芯片面积及其功耗。

关键词： 气体稀释   软件模块化   数据库管理   多线程   物联网  

摘要： 气体稀释仪是一种配制不同浓度混合气体的装置,为气体分析、气体检测等仪器提供用于校准的标准气体。气体稀释仪是在控制软件对仪器硬件电路的控制下驱动执行器完成气体稀释的。高质量的测控软件不仅能使用户方便操作,更能通过有效的算法使仪器的测控精度得到提高。本文对国内外气体稀释仪进行了综述,完成了气体稀释仪项目的测控软件需求设计。针对“基于渗透管的气体标准物质配制法”和“基于质量流量控制器的气体动态稀释法”的两种气体稀释工艺进行深入剖析,解析了测控软件的功能需求。采用“分层思想”对测控软件的整体框架进行分析,搭建了软件开发环境,以Allwinner T507作为软件开发的硬件平台,在其上搭载Linux操作系统,使用开源、移植性强的Qt开发环境进行测控软件设计。通过软件功能模块化设计,以事件驱动对应模块的运行机制提高软件的可读性和可维护性。测控软件采用单进程多线程的设计方式,实现了程序的并发运行,提高了软件的实时性;使用数据库技术对配气气体种类、气体特性参数、配气方案等信息进行存储和管理,提高了程序和数据独立性;测控软件通过物联网云平台实现了气体稀释仪和客户端的组网,使稀释仪能够进行远程监控。测控软件中的多个线程运行可靠,线程运行安全、同步;数据库的各个表单存取信息正常,查询、修改和删除的功能正常使用;通过物联网云平台实现数据的稳定传输,正常情况下延时小于200ms。软件整体设计采用模块化的思想,采用黑盒测试的方法对各个模块和气体稀释仪控制系统进行测试,结果表明键盘模块响应速度快、串口总线通信稳定、远程控制模块延时小并且信息传输可靠以及Flash读写快速稳定。总而言之,测控软件操作符合用户习惯、运行流畅、工作稳定可靠,控制稀释的标准气体浓度满足用户要求。

关键词： CMOS图像传感器   相关多采样   低噪声   低功耗  

摘要： 低噪声CMOS图像传感器具有低功耗、高集成度、低成本的优点,因此在消费电子、安防监控、军事侦察和机器视觉等领域都有广泛的应用。低照度下像素输出信号的摆幅通常比较小,这个小摆幅信号可能会湮没在图像传感器较大的噪声中,而相关多采样(Correlated Multiple Sampling,CMS)技术可以有效降低随机噪声。因此本文针对低噪声CMOS图像传感器进行噪声理论分析和低噪声读出电路设计,提出了一种基于像素输出摆幅大小自适应工作的低功耗条件模拟相关多采样(Conditional Analog Correlated Multiple Sampling,CACMS)电路。本文首先分析了CMOS图像传感器噪声的来源和信噪比(Signal to Noise Ratio,SNR)的主导因素,研究了自动调零技术、相关双采样技术和CMS技术对噪声的抑制作用。然后提出了新型无源开关电容(Switched Capacitor,SC)CMS结构,该结构允许增加电容器的数量以降低读出时间。此外,根据CMOS图像传感器的SNR在弱光环境下由时间随机噪声主导,在强光环境下由光子散粒噪声主导的理论基础,提出了低功耗CACMS技术,该技术根据像素输出摆幅的大小判断是否执行CMS操作。对弱光下像素的小摆幅输出信号执行CMS操作以降低随机噪声;对强光下像素的大摆幅输出信号关闭CMS操作以降低功耗,并且不影响CMOS图像传感器的噪声性能。最后本文完成了低噪声CMOS图像传感器的关键电路模块和读出电路的设计,包括像素时序驱动电路、偏置电流源和低功耗CACMS读出电路。本文使用0.11μm CMOS工艺对电路进行设计、仿真和版图设计。在多采样数为8的情况下,低功耗CACMS电路使用新型SC CMS结构降低了16.7%的读出时间。仿真结果表明,当前置放大器的闭环增益为8时,低功耗CACMS电路对弱光下像素的小摆幅输出执行多采样数为8的CMS操作,将输入参考随机噪声从155μV降低到66.8μV;对强光下像素的大摆幅输出关闭CMS操作,此时输入参考随机噪声为91.9μV,若强光下等效光子散粒噪声为774μV,那么执行CMS和关闭CMS时输入参考噪声分别为777μV和779μV,所以强光下关闭CMS操作对CMOS图像传感器噪声性能几乎没有影响,且读出电路的功耗降低了28%。

关键词： 无线电引信   回波特征   数据采集   模块化设计   多线程  

摘要： 无线电引信具有抗干扰能力强、炸点控制精度高等突出优点,广泛应用于各型空空导弹和防空导弹中。算法的研究离不开大量数据的验证,无线电引信在设计及试验过程中需要采集各种模拟量及离散量信号,以便设计人员分析无线电引信的工作状态及相关参数。本文对无线电引信数据采集与处理技术进行了研究,主要工作如下:基于多普勒无线电引信的工作原理,分析了无线电引信回波信号特征,实现了双路无线电引信多普勒回波信号和8通道离散量信号的同步采集。基于NAND Flash芯片实现采集数据的大容量非易失性存储,基于RJ45网口、Wi Fi和串口实现了采集数据的上传。设计了具有状态控制、数据接收、数据存储、数据分析和数据曲线绘制功能的网口接收上位机和串口接收上位机。针对多种模拟量和数字量数据采集设备,对多源数据的同步采集问题进行了研究,实现了基于多线程的高精度数据同步,并对同步精度进行了分析和测试。完成了无线电引信数据采集系统的软、硬件测试,并对测试结果进行了分析,对无线电引信数据采集系统的功能和性能指标进行了验证。

关键词： SAFF   SA   SR锁存器   数据活动因子   抑制冗余  

摘要： 当前人们对便携式智能电子设备应用越来越广泛,对超低功耗芯片系统的需求持续增长。触发器(Flip Flop,FF)是一个关键元素,因为大多数现代微处理器都是在同步流水线结构下操作的。在低电源电压电路,为减少速度衰退最好使用具有更少的FF组合逻辑的细粒度管道。这意味着FF的功耗及其相关联的时钟周期都是重要的。因此,设计出具有较小延迟的低功耗FF是必要的。为达到这一目标,应用基于灵敏放大器的触发器(Sense Amplifier based Flip Flop,SAFF)的数字电路设计技术得到了越来越多的关注。本文为了FF的高速低功耗提出一种重新堆叠自适应调节单端输出SAFF电路结构。本文提出的新型SAFF结构由灵敏放大器(Sense Amplifier,SA)主级和置位复位(Set-Reset,SR)锁存器从级两个部分构成。本文通过改变主级SA结构的堆叠顺序,将五个预充电结点减少为两个,同时将三个放电结点减少为一个,优点是降低功耗、提升速度。也会带来失调电压增大,但在全电平的数字系统中影响较小。为了应对时钟为高电平时数据D发生跳变的情况,SA结构引入了一种自适应的反馈机制,从而避免了数据突变而造成触发器内部结点错误翻转,提升SA工作的稳定性。与此同时,在牺牲差分输出上改良单端输出SR锁存器,有效避免锁存器中因改变输出Q时的电流竞争和毛刺现象,降低功耗的同时又提升速度。面对实际应用的问题,在新型SAFF基础上提出了增加抑制冗余的结构。抑制冗余LP SAFF通过判断当前数据来选择所要预充的结点,避免对两个结点的充电,抑制冗余LP SAFF减少电路结点跳变,大大降低了功耗。提出新型SAFF的仿真分析,在不同工艺角下优化的SA主级延迟平均减小43%,功耗降低23%。新型SAFF对比Con SAFF功耗平均节省了26%,其中α=12.5%时,SAFF功耗节省了32%,时钟到输出的延时缩短了46%,在不同工艺角下和不同输入数据切换频率下,功耗延迟积平均降低了约3倍。所提出抑制冗余LP SAFF对比LP SAFF的时钟输出延迟缩短了44%,当α=12.5%时,功耗延迟积优化了34%。当其在实际加法器的设计中,相较于LP SAFF功耗平均节省了23%,相较于Con SAFF功耗平均降低了39%。

关键词： IoT SoC   低功耗   高能效   射频获能   电源管理  

摘要： 通过各种无线的通讯网络,物联网（Io T,Internet of Things）能够实现海量末端设备之间的互通互联。而随着Io T技术的不断发展,物联设备的不断小型化,Io T系统越来越朝着低功耗趋势发展。着眼于这一现状,本文研究了低功耗高能效的可应用于Io T系统的电源管理模块,研究内容和成果如下:1.作为前期的可行性研究,本文研究和设计了一款常规功耗高能效的So C电源管理芯片,高能效表现在效率高、多电压域、启动快,该电源管理芯片包含降压部分和升压部分两大板块。（1）降压部分采用DC-DC和LDO级联的架构以同时满足负载对于电源系统低噪声和高能效的性能需求。其中,DC-DC部分提出PWM-PSM双模式的控制方式同时实现了宽负载和高效率,并利用同步相位发生技术解决了双模式的切换问题;LDO部分提出了无片外电容的结构以实现芯片的全集成化,并提出瞬态响应提升技术解决了无片外电容引入的输出电压欠冲和过冲问题。（2）升压部分针对低压输入启动慢的问题,在传统电感式Boost架构的基础上增加了快速启动模块和辅助启动模块,使启动时间缩短到原来的1/8。测试结果表明:双模式控制降压变换器输入电压3.3V,输出电压1.4V,负载范围100μA～200m A,系统全负载范围内的最高效率为92%;瞬态增强LDO的瞬态响应时间从928ns提升到了295ns;快速低压启动升压变换器输入电压0.5V,输出电压1.78～1.95V,负载电流100μA时的效率88.7%,启动时间仅为12.26ms。2.在上述研究的基础上,本文研究和设计了一款通过射频获能的低功耗电源芯片,主要创新点有:（1）RF-DC模块供电而非电池供电系统通过收集微弱的射频信号并将其转换为直流能量来给其它电路供电,设计的阈值电压自补偿整流器和动态衬底及栅控制电荷泵能够有效地优化系统转换效率、提高灵敏度。（2）不同偏置结构的LDO自适应偏置的极低静态功耗LDO（ALSP＿LDO）提出新型自适应偏置技术将静态电流降低至53n A,基于推挽放大器的低功耗快速瞬态响应LDO（Pushpull＿LDO）提出零静态功耗推挽放大器与误差放大器共增强技术实现快速瞬态响应（23.4ns）与低静态电流（10n A）。（3）基于电荷泵的DC-DC低功耗DC-DC模块提出电荷泵架构代替电感式Boost结构,并提出动态衬底及栅控制电荷泵电路提高了输出电压,从而减小级联级数,最终提高系统的效率,降低电路的功耗。后仿真结果表明:RF-DC输入功率范围-19～3d Bm,输入频率433MHz,输出电压1.65～1.95V,在-19d Bm输入功率是时RF-DC效率达到17.8%,在3d Bm输入时RF-DC效率达到34%。ALSP＿LDO静态电流53n A;Push-pull＿LDO模块静态电流范围500n～2m A,负载从2m A跳到500n A的瞬态响应时间仅为23.4ns,静态电流低至10n A。

关键词： 二进制翻译   跳转优化   龙芯指令集   性能损耗  

摘要： 二进制翻译技术是一种跨指令集架构(ISA，Instruction Set Architecture)兼容技术。每一个新生指令集刚刚提出时，遇到最为棘手的问题是软件生态问题，新生指令集的软件生态还没有建立起来，而已有其他指令集的软件无法在新生指令集上运行，二进制翻译技术应运而生。这种技术可以使得一种指令集的客户程序运行在另一种指令集的宿主机上，解决了新生指令集面临的软件生态问题，为新生指令集的建立提供有力支持。同时二进制翻译技术被广泛应用于云计算、计算机安全以及二进制代码调试等领域中。当使用二进制翻译技术时，被翻译的程序无可避免地产生了性能损耗，其中最主要的性能损耗来自于对跳转指令的处理，如何实现更加高效的跳转指令翻译方案，这一直是工业界以及学术界的研究热点。　　本文基于国产化龙芯CPU的二进制翻译系统(LAT，Loongarch Arichetecture Translator),对二进制翻译中的跳转指令带来的性能损耗进行了深入分析，然后提出了相应的解决方案，可以使得翻译器中对于跳转指令的性能损失降低，大大提升了客户程序在宿主平台的运行效率。本文的主要贡献如下:　　首先，本文对基于龙芯指令集的二进制翻译器LAT中直接跳转效率损失进行分析，定位到损失性能的主要原因。针对这些问题，本文提出了一种更加高效的直接跳转链接方法，使得直接跳转链接得以高效实现，其中包括对于直接跳转的跳转目标重排算法，以及基于龙芯指令集特殊浮点栈处理指令的直接跳转优化。通过上述方法，使得LAT对于直接跳转的性能得以提升。　　其次，本文对LAT中间接跳转的类型进行了深入分析，针对特定场景的间接跳转指令，提出特定的优化算法。其中主要为对于函数返回的间接跳转，使用了预翻译技术，使用基于固定寄存器映射的全局历史跳转项，实现业界高效的函数返回跳转机制，提升了二进制翻译器对于间接跳转的执行效率。　　最后，本文对于优化后的二进制翻译器进行了两个维度的测试，一是测试了优化后LAT可以支持的程序广度，二是测试了本文提出的优化算法对于LAT的性能提升比例。从结果可以看到，本文提出的跳转优化算法，在保证正确性的前提下，对于经典测试集SPEC2000，定点性能提升了25.8％，浮点性能提升了17.6％。使得LAT翻译器性能达到QEMU翻译器定点性能的2.1倍，浮点性能的9.7倍。

关键词： 功率MOSFET   比导通电阻   击穿电压   积累型  

摘要： 绝缘栅控型的功率器件在功率半导体器件市场中占据了相当大的比重,其中最典型的器件为功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金属-氧化物-半导体场效应晶体管)器件。横向功率LDMOS(Lateral Double Diffused MOSFET)器件由于高耐压、低导通损耗、高开关速度、高输入阻抗和易于集成等优点,在功率集成电路(Power Integrated Circuits,PIC)中广受欢迎。功率LDMOS器件设计的核心目标是实现更高的击穿电压(Breakdown Voltage,BV)以及更高的功率密度,即更低的比导通电阻(Specific On-resistance,R)。然而上述的两个指标受到了“硅极限”的矛盾关系制约,针对该问题,基于积累型LDMOS结构,本文提出并研制了两种新型的低功耗LDMOS器件。1.提出并研制一种具有双端凸出场板(Convex-shape Field Plate,CFP)的积累型LDMOS器件。该结构的特征在于,器件漂移区上方具有两端为凸出状的积累型场板,场板由两个背对背放置的二极管D1和D2构成。场板的凸出部分将对器件的耐压或积累作用没有贡献的部分移出漂移区上方区域,使漂移区长度得以有效利用,在保证器件高击穿电压的同时缩短了漂移区长度,还在漂移区表面形成全域连续的积累效果,使得导通特性得到显著改善,获得了更低的比导通电阻R值。实验研制出的新积累型LDMOS器件在漂移区长度为33μm时,获得了BV和R分别为489V和22.2mΩ·cm,比常规积累型LDMOS器件的R实验值降低了48.4%。2.提出并研制一种集成分离二极管(Separated Integrated Diodes,SID)的积累型LDMOS器件。该器件将场板上原本集成在一起的D1和D2两个二极管分成两个部分,将两个二极管分别放置在漏极N+外侧的漂移区上方和漏极N+内侧的上方。一方面在不影响耐压的情况下缩短了漂移区长度,另一方面可以抑制寄生PNP晶体管的泄漏电流。另外,在此基础上对结构进行改进,改进结构将源端场板做成了凸出状,进一步缩短了漂移区长度,并获得了连续的电子积累层,使比导通电阻进一步地降低。测试结果表明,具有分离二极管的器件的耐压为483V,比导通电阻为29.3mΩ.cm;改进结构的BV值为518V,R值为23.5mΩ.cm。与相同击穿电压下的Triple RESURF技术的LDMOS器件相比,改进结构的R值降低了53.8%。

关键词： Sigma-Delta模数转换器   数字抽取滤波器   多相IIR滤波器   数字芯片设计  

摘要： Sigma-Delta模数转换器（Σ-ΔADC）由于其高分辨率特性被广泛应用于各通讯领域。Σ-ΔADC由调制器、数字抽取滤波器和数字接口组成,其中数字抽取滤波器是Σ-ΔADC芯片面积和功耗的主要产生部分。为满足近年来便携式和电量节约型设备的发展趋势,解决数字抽取滤波器占用芯片面积大和高功耗问题,本文提出并设计了一种低功耗新型抽取滤波器结构。由CIC滤波器、低复杂度补偿滤波器和两级多相IIR滤波器级联构成,完成高倍抽取和高性能低通滤波,具有近似线性相位、低功耗和小面积的特性。首先,针对Σ-ΔADC中数字抽取滤波器的多级系统、近似线性相位、低功耗和小面积特性详细分析,完成抽取滤波器的整体架构,分别对各级滤波器的进行系统级设计。采用5级CIC滤波器完成初级滤波并进行32倍抽取,降低后续滤波器的工作频率和功耗。设计二阶FIR型补偿滤波器减小CIC的通带衰减,满足低通带纹波设计要求。两级多相IIR滤波器执行4倍降采样率,同时完成高阻带增益、窄过渡带宽和低通带纹波的滤波,其设计阶数极低,相比于两级半带FIR型滤波器能够节省83%的乘法器。完成了Simulink建模仿真,确保滤波器参数设计的可行性。其次,完成了各级滤波器和数字接口的低功耗和低复杂度的电路级和RTL级设计。针对CIC滤波器的量化字长、功耗和面积分析,提出一种非递归与递归级联结构,相较于单一的具有更优的面积和功耗。针对二阶对称型FIR滤波器结构优化,减少乘法器数量,设计了一种极低复杂度电路结构。针对两级多相IIR滤波器应用不同全通滤波器结构的量化噪声分析,辅以硬件资源占用更少的CSD编码乘法器,设计了一种低量化噪声和低复杂度的全通滤波器电路结构。设计了Σ-ΔADC的串行通信接口,由SPI字节传输模块和命令控制模块组成,分别完成外部主控与字节寄存器、字节寄存器与内部数据控制寄存器的数据交互。再次,完成了数字滤波器和接口的RTL级验证平台设计,并进行整体动态仿真,输出数据信噪比为101.45 d B,有效位数达到16.56位。基于TSMC 0.18μm工艺,使用集成电路设计工具进行逻辑综合、形式验证和静态时序分析得到门级网表,经过布局布线等物理版图设计和验证得到整体数字版图。其中,数字抽取滤波器版图面积为0.41 mm,功耗为0.136 mW,相较于其他文献,减少了55%的面积,降低了92%的滤波器功耗。