关键词：
低功耗广域网
低噪声放大器
收发机
环形振荡器
功率放大器
摘要：
随着5G技术和高速互联网技术的逐步普及,主干网的速度和带宽有了显著的提高。通信技术的成熟为物联网的发展提供了可靠的保障。物联网愿景是将目光所及的所有设备终端,传感器节点和智能设备连接成网。通过服务器及云端数据整合,实现对各个节点设备状态的统一评估和精确调度。对于布置距离较远,数据量较低的设备,低功耗广域网(Low-power wide-area networks即LPWAN)提供了一种低成本、低功耗、长距离的通信标准。LPWAN凭借其低成本通信方面的巨大优势迅速成为学术界和市场关注的热点,且近年来热度逐渐增加。低功耗远距离收发芯片是LPWAN通信中关键的物理基础,它接收无线信号并解码,分析上级网络调度需求,将节点信息反馈给上层网关。适用于LPWAN的收发机芯片是功耗、成本和传输距离敏感的,因此更低的成本、更低的功耗和更高的能量转换效率是LPWAN节点无线收发芯片的发展方向。诸多研究工作和产品已经证明了,用于LPWAN的无线收发机可以基于现有的CMOS技术实现单片集成。这无疑有利于此类收发机的成本降低和推广使用。本论文致力于应用在LPWAN节点的低功耗远距离CMOS无线收发芯片关键技术的研究。收发机系统整体性能的提升依赖于结构的创新和基本电路模块的性能优化。文章首先从LPWAN通信协议需求出发,分析了适应LPWAN的无线收发机的应用特点,依据实际的需要和物理限制,设计了无线收发机的整体架构。从顶到底进行了链路预算分析。根据整体链路的预算结果细化了各个模块电路的具体指标,为模块化设计打好了基础。其次,针对指标需求,分别对接收机链路和发射机链路进行了整体设计和模块创新。本文研究了LPWAN通信要求,设计了适合LPWAN的收发机架构。提出了一种无模拟滤波器的接收机架构,研究了LPWAN传感器节点信号的非对称特点,提出了接收发射链路不对称的收发机架构。降低了LPWAN收发机的设计难度和芯片成本。在模块设计方面,以成本和功耗为约束,以远距离传输为目标对低功耗长距离收发机的关键模块,诸如低噪声放大器(LNA)、低功耗锁相环(PLL)、和功率放大器(PA)进行了理论分析和电路设计。取得了如下的研究成果。本文研究了宽带低噪声放大器(LNA)的结构和设计方法,分析了宽带匹配LNA的结构和各个结构的优缺点。总结了噪声消除LNA的结构和各自优缺点。通过结合噪声消除和前馈的线性优化技术。提出了一种可用于LNA的前馈线性度优化技术。该技术打破了噪声消除和线性度的制约关系。使得LNA在提高线性度的同时,能满足噪声消除的条件,且不额外增加功耗。在此基础上,采用65nm CMOS工艺,设计出了一款线性度优化的LNA,该LNA可以满足LPWAN收发机低功耗高线性度的需求。该LNA的3d B带宽为100MHz-3.5GHz,带内最大增益为17d B,带内输入三阶交调点(IIP3)达到了4-9.4d Bm,与此同时噪声系数(NF)只有2.09–3.2d B。本文对低功耗锁相环(PLL)的架构和设计方法进行了研究,总结了低功耗PLL的设计方法,基于芯片面积和功耗的考虑,我们选择了基于环形振荡器的PLL,基于180nm CMOS工艺,设计了一款300MHz～500MHz频率可调的锁相环电路。使发射机可以工作在315MHz和433MHz的免费频段。相位噪声优于-110d Bc/Hz@1MHz,同时整个锁相环工作平均功耗小于3m W。本文对CMOS功率放大器进行了研究,针对LPWAN收发机的需求,实现了一款F类的功率放大器。所设计的功率放大器具有高达56%的功率增加效率(PAE)。在300MHz～500MHz的频段工作时最大输出功率为20d Bm,谐波能量小于-40d Bm。本文研究了各个关键模块的级联问题,通过软件仿真、版图规划、后仿分析等步骤,反复迭代仿真,对接收机和发射机电路分别进行了完整的版图设计。后仿表明整个接收机链路功率匹配良好,整体最大链路增益达到48d B以上,输入三阶交调点优于-36d Bm,最大噪声系数仅为6.7d B。整体发射链路采用直接上变频结构,输出功率大于20d Bm、谐波抑制优于40d Bm、满足相关要求,数据率优于50Kbps。整体后仿表明,电路设计满足预期指标。综上所述,本文对用于LPWAN的收发机从接收通道和发射通道分别出发,从功耗和性能入手,对收发机链路进行了指标确定和模块级的指标划分。对收发机关键模块的功耗和性能进行了优化。虽然本文的研究和设计都是针对LPWAN协议下的无线收发机,但文章提到的链路分析方法、噪声消除、线性度优化、低功耗设计等技术同样适用于其他协议的无线收发机的设计。
