关键词:
光通信
时钟数据恢复电路
高速率
低抖动
低功耗
摘要:
随着人工智能的兴起,大数据时代的来临,有线通信的数据传输速率越来越高,其数据率更是达到了每十年翻两倍的增长率。随着数据传输速率的增长,同轴电缆在高速传输过程中出现了高损耗、大体积和高功耗等缺点。与金属相比,光纤具有较低的损耗和较小的体积,因此光纤通信有很大可能成为解决高速通信瓶颈的重要方式。光通信系统主要包括电光发射机和光电接收机两部分。其中光电接收机由光电二极管,跨阻放大器,限幅放大器,时钟数据恢复(Clock and Data Recovery,CDR)电路和输出驱动器组成。CDR电路是光电接收机的核心电路,其电路性能决定了整个接收机的性能,是系统中不可替代的模块。它在系统中的作用在于从输入的信号中恢复出正确的采样时钟,并对数据进行重新采样以获得高质量的数据。随着数据传输速率的提升,CDR电路的工作速率也在不断地提高。高速率的时钟信号需要较强驱动能力的驱动电路来保证时钟的质量,从而减少时钟和数据的抖动,但这同时也产生了巨大的功耗。如何在保证数据质量的同时做到较低的功耗是CDR电路的研究热点。针对低抖动和低功耗这两点需求,本文围绕CDR电路的电路架构,输入数据的调制码类型和采样方式做了调查和分析,在45nm SOI CMOS工艺下设计并实现了一款数据速率为56Gb/s的波特率采样的高速CDR电路芯片。该芯片在实现了高数据速率的同时还具有较低的功耗,其整体面积为1200um*770um,恢复数据的峰峰值抖动为3.12ps,恢复时钟的峰峰值抖动为2.22ps,功耗为201m W。论文工作有:(1)采用连续时间线性均衡电路对输入的信号进行均衡,补偿了信号的高频损耗,提高了信号的完整性;采用串联和并联电感峰化技术,将模拟前端模块的带宽扩展至35.3GHz,满足56Gb/s数据率的传输要求。(2)采用四分之一速率的鉴相结构,降低了时钟逻辑链路的工作频率,降低了时钟驱动电路和时钟逻辑电路的功耗;采用波特率采样的采样方式,并用积分的方式去实现采样电路。对比过采样,波特率采样减少了一半的时钟相位需求,在保证采样正确的同时,降低了CDR电路的面积和功耗。(3)根据设计的相位插值型CDR电路建立相应z域数学模型,并在Matlab软件上对数学模型进行环路特性仿真。通过仿真得到不同环路参数下的CDR环路指标,根据需求选取合适的环路参数。(4)根据设计需求,对整体CDR电路进行布局规划,定义CDR电路中的每个模块的指标和接口。完成每个模块的原理图和版图设计并完善CDR电路的整体版图,增加测试辅助电路。设计芯片焊盘布局和芯片整体电源线布局,并于2021年11月进行流片。