关键词： 频率综合器   LC振荡器   自动摆幅控制   低抖动  

摘要： 锁相环频率综合器是无线通信系统的关键模块,具有输出信号频谱纯净、功耗低和成本低等特点,广泛应用于无线收发系统中提供本振信号。随着全球定位系统的快速发展和智能便携终端的广泛普及,采用先进CMOS工艺制造的全集成收发机So C已经成为主流选择,并且正在向多模、低功耗、低抖动、低电压方向快速发展。本文基于22nm CMOS工艺,研究设计了一款在低电压工作下具有低功耗、低抖动特性的频率综合器。在系统设计方面,建立锁相环的S域线性时不变模型分析环路特性,根据锁相环频率综合器的主要性能指标要求,从二阶环路滤波器出发,分析了电荷泵锁相环环路,通过数学模型研究了环路稳定性,讨论了各模块的噪声传递特性以及整体相位噪声性能,并基于Matlab验证系统功能、优化环路参数和进行相位噪声拟合。在电路设计方面,为实现低功耗压控振荡器,提出一种具有直流偏移消除的摆幅检测电路,设计一个具有自动摆幅控制(Automatic Level Control,ALC)的LC振荡器,实现低功耗下的稳定起振和数字方式控制摆幅,有效避免模拟控制环路的稳定性问题。为了降低频率切换过程中锁相环环路性能的变化,设计一种应用于不同场景的可编程高性能电荷泵,实现多档位电流可调,包含电流失配运放和电荷共享运放,降低电荷泵的失配。针对低功耗低抖动的设计需求,完成鉴频鉴相器、分频器以及环路滤波器的设计。芯片测试结果表明:输入参考频率26MHz下,频率综合器的频率谐调范围为1.95-3.72GHz,在0.95V电源电压下功耗为2.6m W,参考杂散为-75.4d Bc。当输出频率为3.1GHz时,[100Hz 100MHz]积分区域内抖动均方值为1.13ps,对应的FOM值为-235d B,达到了电路设计目标。

关键词： 水声传感器网络   低功耗分簇路由   强化学习   MAC信道接入   并发传输  

摘要： 近年来,随着全球探索与开发海洋资源的战略地位愈发凸显,水声传感器网络(Underwater Acoustic Sensor Networks,UASNs)技术已成为通信组网领域的研究热点。但相对于采用电磁波传输信息的通信系统,水声传感器网络具有传播时延长、信道带宽窄、电池能量有限等不可忽视的局限性,现有的大多组网协议仍然存在网络负载不均衡、局部拥塞以及传输冲突严重等问题。因此,本文针对水声传感器网络能量限制高、信道传播时延大等固有特性,围绕水声网络的分簇路由构建和高效并发接入等网络层与MAC层组网协议设计与优化问题展开研究。本文的主要贡献与创新点如下:1.针对水声传感器网络电池能量极其有限且通信功率门限高的问题,提出一种低功耗分簇(Low Energy Clustering,LEC)路由协议。首先,充分考虑各个节点三维地理位置的影响,将部署有水下传感器节点的特定水域非均匀地划分为多个层级,以缓解汇聚节点附近的水下网络传输的负载不均衡问题。接着,提出基于节点加权综合属性值的簇首选举方法,通过建模分析与推导,选举出权值最高的节点当选新的簇首。最后,基于强化学习领域经典的Q学习算法,对分簇路由协议进行优化,提高LEC分簇路由算法的自适应能力。仿真结果表明,引入Q学习算法可以高效实现LEC分簇路由协议的最优参数选择,且相较传统路由方法,LEC分簇路由算法可使得水下节点的平均能耗降低至少41%,网络整体的平均存活时间提高约55%,能够有效降低节点平均能耗、提升网络均衡性与能量效率。2.针对水声传感器网络通信传播时延长、信道带宽窄等问题,提出一种混合拓扑的高效并发MAC层(Hybrid-topology Efficient Concurrent MAC,HT-ECMAC)信道接入协议。首先,建立混合网络拓扑模型,分别构建星型与簇状拓扑混合协作的传输链路,并提出相应的时间同步算法。接着,设计并提出簇间采用CDMA通信、簇内采用基于改进TDMA方法的高效并发接入策略。同时,引入并发调度间隙,在握手机制和并发调度的基础上,实现了不同拓扑下组网的多链路高效并发接入。最后,提出基于上述并发接入机制的累积干扰容限与并发链路控制策略和算法步骤。仿真结果表明,HT-ECMAC协议能够有效减少传输冲突,降低丢包率与端到端时延,同时节点平均能耗可降低至传统方法的60%以下,网络饱和吞吐量提高20%以上,能够有效实现高效并发的水声信道接入,具有重要的理论价值和实践意义。

关键词： 远程监测   主动队列管理   多线程   物联网  

摘要： 目前，各级医疗机构广泛使用医疗设备和仪器进行诊疗，医疗设备的重要性与日俱增，保障其稳定和无差错地运行，不仅是对患者负责，也为医疗机构降低维修开支提供了保证。现阶段，我国对于医疗设备的监测手段多数为人工观察和定期巡查的方式，但上述方法无法及时发现医疗设备外围环境和机械部件运动状态的异常，也不能精确定位问题所在。因此，这将极易导致设备故障扩大，并给医疗机构和患者带来风险。　　推进物联网技术在医疗设备监测系统的应用，是保证医疗设备正常运行、降低风险的有效途径，能够加快医疗服务业智能化管理。NB-IoT技术、IP拥塞控制以及多线程数据接收技术的运用，对于实现高效、低成本的远程数据监测系统起到了关键作用。本文结合物联网相关概念和技术，设计并完成了基于NB-IoT的远程医疗设备监测系统的相关研究。具体研究工作如下：　　（1）结合远程医疗设备监测系统的发展背景、应用现状和实现方法，在现有问题与实际需求的基础上，对系统业务流程及功能需求进行分析，并依托NB-IoT、主动管理算法、WinForms窗体程序对系统架构进行总体设计。整个系统包含数据节点模块、服务器软件和终端程序三个部分。　　（2）数据节点模块由STC12C5A60S2MCU与M5311系列NB-IoT模组构成，并嵌入到已有医疗设备当中。MCU将医疗设备数据以自定义数据帧格式发送至NB-IoT模组，NB-IoT模组后续使用AT指令完成与服务器建立TCP通信，最终实现数据上传。　　（3）服务器软件负责上行数据的接收，并转入数据库存储。为降低丢包率，系统采用了基于IP拥塞控制的主动管理队列算法的改进方案，优化了TCP数据传输效率;采用了多线程双缓存结构，保证了数据解析的可靠性。　　（4）基于WinForms窗体的Windows应用程序构成操作终端，监测维护人员能够方便地用此进行远程设备的监控管理，完成对数据库数据的可视化操作，实现即时数据查看、历史数据回顾以及设备状态查询等功能。

关键词： 逐次逼近型模数转换器   分段式电容型数模转换器   低功耗   自举采样开关  

摘要： 模数转换器(Analog-to-digital Converter,ADC)在声音处理、医疗监护、工业控制和宽带通信等领域都有了较为广泛应用,是现代电子设备必不可少的电路模块。逐次逼近型(Successive-Approximation-Register,SAR)模数转换器(ADC)因为其结构、面积、功耗等方面的优势,广泛应用于信号处理的领域。目前,用户对于现代电子设备电池续航能力的要求越来越高,降低模数转换器的功耗也就成了集成电路设计行业的巨大挑战。本文设计了一款10位分辨率,125KS/s采样率的低功耗SAR ADC,其主要构成部分包括采样开关、DAC模数转换网络、比较器和SAR逻辑电路。本文中的SAR ADC采用的是电容上极板采样的差分结构。首先,电容上极板采样能减少采样开关的个数,意味着减小了采样阶段的功耗;其次,差分结构可以抑制输入的共模噪声、提升电路性能。采样保持电路对传统的开关管进行了改进,采用了栅压自举(bootstrap)技术,使开关管栅源两端的电压保持在电源电压,即开关管的导通电阻保持为定值,从而提高了采样保持电路的线性度。在DAC模数转换网络的设计上,本文选择了基于共模电平(Vcm-based)电容开关时序,相比于传统电容开关时序,这种开关时序能有效降低电容型DAC电平切换时的能耗。此外,为了减小DAC转换网络的电路面积,本设计采用了分段式的电容型DAC。比较器采用了两级动态比较器,两级动态比较器通过时钟信号驱动,在比较过程中不消耗静态电流,避免了额外的静态功耗。最后,设计SAR逻辑电路以及电容开关驱动电路,SAR逻辑电路能够控制比较器和DAC模数转换网络正确地完成每一位数字码的转换。本文中设计的SAR ADC整体电路采用的是Magna Chip 13.0μm BCD工艺,利用Cadence仿真工具对设计的电路进行仿真,通过Matlab对仿真结果的数据进行了分析和处理。经过快速傅里叶变换(Fast Fourier Transform,FFT),得到SAR ADC性能的仿真结果:当采样率为125KS/s时,SAR ADC动态特性为ENOB=9.22bit,SNDR=57.26dB,SFDR=69.84dB。

关键词： 模数转换器   流水线型ADC   高性能   低功耗   自举开关  

摘要： 模数转换器（Analog to Digital Convertor,ADC）,是模拟信号转换为数字信号必不可少的器件。近年来,无线通信技术、数字信号处理技术发展迅猛,对ADC提出了更高的性能要求。同时,随着CMOS工艺发展,ADC的设计也面临着越来越大的挑战。在常用的ADC类型中,Pipeline ADC在精度、速度、功耗等性能指标有一个比较好的折中,成为了国内外研究高速高精度ADC主要选择的架构。本论文基于TSMC 180nm CMOS工艺设计了一款12bit 25MSPS Pipeline ADC。论文先介绍了ADC的基本原理,然后进行整体架构的分析,最终确定了10级1.5bit和2bit flash的架构。文中对系统的关键模块进行了详细的分析,对性能指标进行了详细的计算。论文提出了一种减小沟道电荷注入的自举开关,与传统自举开关不同的是,本文提出的自举开关同时利用NMOS晶体管与PMOS晶体管作为开关管,将NMOS的栅极电压提升到VIN+VDD,将PMOS栅极电压降低至VIN-VDD,利用晶体管互补的特性,一方面减小了沟道电荷注入效应的影响,一方面减小了导通电阻。仿真结果表明,利用提出的自举开关可以获得更好的无杂散动态范围,提高了线性度。论文利用Cadence Virtuoso软件对电路进行了设计、仿真,同时对芯片进行了测试。当使用的时钟信号为25 MHz,输入信号频率为1.17 MHz时,其SNDR（Signal to Noise and Distortion Ratio）为70.5 d B,ADC的ENOB为11.41 bit,当输入信号频率为12.21 MHz时（接近奈奎斯特采样频率）,其SNDR为65.7 d B,ADC的ENOB（Effective Number of Bits）为10.62 bit。在电路测试时,发现了电路版图有一些问题,电路经过改良后,在输入信号频率为1.46 MHz时,ADC的ENOB为10.85 bit,SNDR为67.1 d B。DNL（Differential Nonlinearity）的范围是-1LSB～1.51LSB,INL（Integral Non-linearity）为-2.06LSB～1.07LSB。系统转换时产生的平均电流为32.38 m A,整个系统转换数据时的平均功耗为58.28 m W。本论文还提出了新型的低功耗运算放大器,代替原有ADC中第6至第10级中的运算放大器,设计了第二款Pipeline ADC,在输入信号频率为1.46 MHz时,ADC的ENOB为11.02 bit,SNDR为68.1 d B。DNL的范围是-1LSB～0.68LSB,INL为-0.81LSB～0.78LSB,在线性度方面有了一定的提升。系统产生的平均功耗为32.69 m W,相比第一版功耗减少了25.59 m W。Pipeline ADC的性能满足在窄带物联网中对模数转换器在速度、精度和功耗上的要求。

关键词： 数据竞争   多线程   动态检测   程序切片   约束求解  

摘要： 数据竞争,是多线程程序中最重要的并发异常之一。由于多线程程序复杂的上下文切换,通常难以理解并调试数据竞争的原因,对数据竞争开展相关研究具有重要意义。通过将竞争检测形式化为约束求解问题来检测数据竞争,现有基于约束求解的数据竞争检测技术提高了检测精度。但由于缺乏考虑程序的隐式控制流信息,易于产生大量数据竞争误报。另外,对于给定的数据竞争,容易产生大量复杂的线程调度来表征一个数据竞争,这使程序员对数据竞争的分析调试变得异常困难。因此,现有基于约束求解的数据竞争检测技术在帮助程序员分析理解数据竞争存在较大技术挑战。通过分析程序的数据流图,提出了基于程序切片的数据竞争调试器DFT,其可以检测出误报的数据竞争,并对每个数据竞争生成具有最小上下文切换次数的线程调度,进而辅助程序员理解和修复数据竞争问题。具体而言,通过符号分析来确定程序中的可能产生竞争的访问的依赖点和影响点,依赖点即前面产生此次访问所依赖的数据的操作,影响点即后续此次访问所影响的操作,接着跟踪依赖点和影响点之间的数据流关系,进而确定是否存在数据竞争。同时,通过对上下文切换次数进行有效的范围限定,最终产生具有最小线程上下文切换次数的线程调度,减少对错误竞争调度分析的开销,降低数据竞争的调试难度。通过在多种不同复杂实际应用上进行测试。结果表明,与当前典型基于约束求解的数据竞争检测技术相比,在不误删除任何真正数据竞争的情况下,DFT提出的的方法误报率降低了68%,每个数据竞争产生的竞争调度线程切换次数降低了99.3%,验证了提出方法的有效性和高效性。

关键词： Sigma-Delta调制器   结构设计   电路设计   噪声整形逐次逼近功能  

摘要： 随着物联网系统、新一代无线通信等技术的快速发展，作为核心模块的模数转换器(Analog-to-Digital Converter，ADC)对精度和功耗性能提出了更为严格的需求。连续时间Sigma-Delta模数转换器由于自身高精度、宽带的实现优势，近年来受到了广泛的关注。传统的实现方法需要用到多个高性能的运算放大器，在深亚微米低电压CMOS集成电路工艺下需要消耗大量的功耗。本文针对连续时间Sigma-Delta ADC的低功耗设计开展研究，基于噪声整形逐次逼近(Noise-Shaping Successive Approximation Register, NS-SAR)功能，完成了一款Sigma-Delta调制器的原型电路设计，有效提升了ADC的能效。本论文的主要研究内容包括:　　(1)设计了一种基于NS-SAR的三阶连续时间Sigma-Delta调制器。得益于量化器提供的二阶噪声整形能力，整体调制器仅需要一个一阶环路滤波器，即可实现三阶噪声整形。与传统的设计方法相比，只需要使用一个运算放大器，节省了系统功耗与硬件成本。　　(2)设计了一种基于动态放大器的噪声整形SAR ADC。其采用2阶4比特前馈型结构，利用动态放大器的增益补偿无源器件积分过程中的信号损失，能够实现完整的二阶噪声整形能力，提高了噪声整形效率。与相同精度的SARADC相比，减小了电路成本以及比较器的设计难度。　　(3)设计了一种电荷域的连续时间Sigma-Delta调制器环路延时补偿电路。利用电容阵列容值的比例实现反馈系数，并依据电荷重分配原理将当前周期信号与上一周期信号作差，节省了传统做法中所需要的反馈数模转换器(Digital to Analog Converter, DAC)和高速加法器。　　本论文基于上述提出的技术，在SMIC55 nm CMOS工艺下完成了基于NS-SAR的三阶连续时间Sigma-Delta调制器电路与版图的设计和仿真。仿真结果表明，在1.2 V的电源电压，25倍过采样率，信号带宽4 MHz，采样频率200MHz的条件下，输入信号频率为1.12 MHz，幅值为满量程的-3dB，整体调制器信噪失真比（Signal to Noise and Distortion Ratio，SNDR）为75.9 dB，有效位数达到12.32比特，功耗为1.47 mW，Walden FoM (Figure of Merit，FoM)为35.9fJ/conv-step，Schreier FoM为170.3 dB，与近年来国内外发表的同类研究工作相对比，在能效方面具有优势。本论文的研究成果为连续时间低功耗Sigma-Delta调制器的设计提供了借鉴和参考意义。

关键词： 功率MOSFET   寄生电容   导通电阻   击穿特性  

摘要： 功率半导体器件作为电子设备系统的核心部件,已广泛渗透到消费、医疗、工业、运输、航天等领域,在人类日常生活及经济发展中扮演着越来越重要的角色。自上个世纪50年代以来,随着真空电子管逐渐被固态电子器件代替,人类迎来了新的技术革命。其中,MOS栅控技术的出现为功率半导体器件的发展带来了契机,基于MOS栅控技术的功率MOSFET器件受到了研究人员的持续关注,并伴随制备工艺和设计理念的更新不断发展。然而,受限于器件物理结构的内在因素,现有功率MOSFET器件的功耗依然较大,无法满足人们对电子设备系统小型化、智能化、节能环保的进一步需求。本文以降低功率MOSFET器件功耗为研究点,开展了低功耗功率MOSFET器件新结构、漂移区电荷分配和沟道区能带调制机制、寄生电容及“硅极限”模型、终端优化等关键问题的研究工作。通过理论解析、仿真模拟、实验制造的方式对相关问题进行了详细的研究和探讨,主要内容如下:一、建立漂移区电荷分配和沟道区能带调制机制,提出寄生电容CGD解析模型。本文从25 V低压功率MOSFET器件开关过程中漂移区内电离杂质电荷的耗尽情况出发建立电荷分配机制。电荷分配机制的本质是电耦合至器件栅极和其他位置的电荷量总和等于漂移区中电离杂质电荷量,而电耦合至栅极的电荷大小恰好决定了寄生CGD性能。基于电荷分配机制,提出低功耗屏蔽层结构,建立器件寄生CGD解析模型。此外,屏蔽层结构引入能带调制机制使沟道区可以采用更短的长度和更低的掺杂浓度,从而降低导通电阻和寄生CGS。研究结果证明,基于屏蔽层结构的低功耗25 V低压器件开关优值RON×QG相比现有传统器件改善了约35.5%。二、基于电荷分配机制,提出窄栅低功耗功率MOSFET器件结构。揭示传统25 V低压功率MOSFET器件功耗的产生机理,即FP结构降低寄生CGD的同时额外引入了寄生CGS和CDS。窄栅结构通过淀积薄多晶硅层加回刻的方式将传统完整的栅电极中间部分去除,从物理结构上降低栅极与FP之间的寄生CGS。此外,窄栅结构下方采用了低k介质材料,通过降低介电常数的方式进一步改善寄生电容特性。实验结果显示,栅低结构厚度不超过100 nm,基于窄栅结构的低功耗25 V器件最终获得了34.1 mΩ?n C的RON×QG,相比传统器件改进了约11.6%。此外,针对窄栅器件边缘终端出现的击穿特性退化,通过研究电场集中和寄生npn-BJT晶体管开启的现象成功解决。最后对窄栅结构应用于中低压80 V领域的可行性做了分析和讨论。三、提出低功耗TRN-LDMOS器件低阻顶层结构,建立RON,SP-VB“硅极限”解析模型。现有700 V高压LDMOS器件功耗依然较大的原因本质在于“硅极限”,即RON,SP与VB之间呈幂指数关系,使高压器件RON,SP随VB升高而剧增。为此,本文提出TRN-LDMOS低功耗器件,通过在器件表面引入额外的低阻顶层结构降低RON,SP。针对实验测试中发现的三维边缘终端提前击穿的问题,通过优化过渡区使电荷不平衡和曲率效应消除。针对经过终端优化设计的TRN-LDMOS器件,建立“硅极限”解析模型为RON,SP=5.93?10-6?22（T/298）1.7?VB2,参数β与传统triple RESURF技术相同,但参数α降低31.2%。实验结果显示,低功耗TRN-LDMOS器件获得了RON,SP=86.49 mΩ?cm2和VB=805 V的优异性能,在现有700 V级应用领域达到一流水平。

关键词： 物理不可克隆函数   低功耗   高可靠性   栅极外悬量调制  

摘要： 随着第五代移动通信技术(5G)趋于成熟,其延迟低、连接多等特点推动多种物联网场景落地,物联网硬件终端也随着迅速发展。与此同时,物联网硬件终端之间的无授权通信和不信任访问也给物联网安全以及企事业信息泄漏带来严峻的挑战。传统的物联网安全主要依赖于基于软件层面的算法、协议加密,对其本身所依赖的硬件终端算力和成本有较高的要求。针对此,物理不可克隆函数(Physical unclonable Function,PUF)因为其功耗低、成本低等轻量化的优势,已成为硬件安全领域热门的研究领域。PUF主要可以分为弱PUF和强PUF,分别主要用于密钥生成和设备认证,在物联网硬件终端安全中均具有广阔的研究和应用前景。基于此,本文提出了一种低功耗弱PUF和一种高可靠性强PUF,探究更轻量级、更可靠的PUF实现方法。 首先,本文提出了一种基于施密特反相器的低功耗弱PUF,其创新性地采用4级施密特反相器级联作为弱PUF的基本单元,与传统的2T-反相器相比,施密特反相器能在超低电压(低至150m V)下工作,大大降低了反相器的静态和动态功耗。此外,该弱PUF超低的工作电压也给其在能量受限系统(如能量采集系统等)中的应用带来了可能性。所提出的PUF电路采用UMC 65nm 1.2V标准CMOS工艺进行设计,完成版图设计和验证。通过蒙特卡洛仿真测试,PUF的最差原始误码率为2.83%,核心功耗低至215n W,总体功耗低至4.42μW,并且通过随机性测试,表现出超低的功耗和优异的性能。 其次,本文提出了一种兼容传统CMOS工艺的栅极外悬量调制晶体管,即通过修改传统MOS管中栅极外悬量得到晶体管源漏极之间的有源区电阻,并作为PUF的熵源。这种新型熵源无需预处理,也无需二次加工,并且通过流片测试验证所提出的新型熵源具有较大的随机性有源区电阻分布。此外,基于这种GOMT新型熵源设计了一款强PUF,采用交叉耦合的电流比较器作为强PUF的数字化模块,迅速且准确地量化失配阻值,并且输出二进制响应。该强PUF采用SMIC 180nm 1.8V标准工艺流片,通过测试,PUF吞吐率为1Mbps,总能耗为13.45 p J/bit,其最差本征误码率仅为0.82%,表现出较高的可靠性。

关键词： LoRa   低功耗   FPGA   FSCM   状态机   SDR  

摘要： 物联网(Internet Of Things,Io T)已在当今万物互联的时代发挥着越来越重要的作用。LoRa(Long Range)作为低功耗广域物联网(Low Power Wide Area Network,LPWAN)的新兴技术之一,广泛应用于智慧城市、智慧交通、智能物流与环境监测等低流量、广覆盖、高密度连接的领域。物联网节点需要长时间工作,并且在一些环境难以更换电池,因此如何进一步降低LoRa物联网节点复杂度及功耗成为一个研究热点。在此背景下,本文对传统的LoRa物理层算法进行研究和改进,并利用FPGA搭建软件定义无线电(Software Defined Radio,SDR)平台进行硬件实现和链路测试。论文主要工作如下:(1)首先对LoRa物理层进行了概述,详细介绍了其关键调制方式FSCM(Frequency Shift Chirp Modulation)原理。在此基础上,提出了改进的低复杂度收发机算法。为了适应DAC最小采样速率以及满足后续时钟设计需求,发射机在组帧编码后进行了32倍上采样与低通滤波。接着设计了低复杂度的接收机帧检测、符号同步与频偏估计算法,并在直接解调后加入波形匹配提升系统可靠性。然后,基于改进后的算法搭建了通信系统,对其进行了性能仿真,仿真结果表明了所设计算法从整体保证了系统同步性能、误码率性能。(2)设计了低复杂度的发射机FPGA架构。帧控制模块控制组帧CRC编码、格雷逆映射、减小集合、差分编码、FSCM调制、上采样与半带(Half Band,HB)滤波各模块按照流水线并行执行,减小了模块间切换延时,提高了发射机数据处理速度和系统吞吐量。其中,FSCM调制是通过控制ROM的读初始地址来实现chirp符号循环移位,从而降低发射机的复杂度和功耗。(3)设计了低复杂度的接收机FPGA架构,给出了关键模块的硬件实现方案和仿真结果。接收机在最小采样速率时钟下工作,整体采用状态机控制,具体状态包括初始化、帧检测、符号同步、CFO(Carrier Frequency Offset)估计、等效信道估计、解调解码。(4)最后,利用SDR平台进行物理层发射机和接收机的射频互连测试,给出了基带处理器(Baseband Processor,BBP)与射频通信模块AD9361的整体架构设计。通过测试结果验证了所设计的算法、发射机和接收机的正确性。