关键词:
集成电路
新型电路设计
时钟门控技术
动态功耗优化
时序保持
摘要:
半导体材料和半导体生产技术的接连突破推动着集成电路产业的发展,提高了芯片的复杂度与集成度,但集成电路功耗也随之增加,功耗成为阻碍集成电路发展的关键性因素之一。功耗主要是以热能形式耗散,它的增加会影响设备的正常工作,严重时会导致电路的损坏。其次,高功耗提高了芯片的封装成本,导致整个芯片开发过程的成本增加。此外,高功耗会限制电子产品,尤其是可移动设备的发展。因此,低功耗电路设计在提高电路稳定性,降低集成电路制造成本的同时,还可以促进电子设备的快速发展。综上,论文研究工作以低功耗集成电路设计为出发点,通过分析静态功耗和动态功耗的来源,改进数据驱动时钟门控技术,降低集成电路的动态功耗。具体工作如下:改进型低功耗时钟门控电路设计。针对数据驱动时钟门控技术中异或门驱动模块时钟信号大量冗余、面积和功耗占比过高的问题,提出以与门和或门改进其信号检测模块。首先,将触发器按照高电平驱动占比高和低电平驱动占比高的两种触发方式进行分组;其次,在触发方式分组的基础上按照每组4个、8个、16个和32个触发器的方式再次分组;最后将4、8、16和32输入端口的与门和或门连结到两种触发器组的输入信号端,作为新的运算单元,替换原电路中每个触发器必须连结的异或门。针对改进后驱动模块发生的毛刺现象,提出使用触发器和与门设计数据保持模块,使改进后时钟门控电路的使能信号多维持一个时钟周期,以保持时序的正确性。仿真阶段以ISCAS89基准电路为实验对象,Model Sim为实验平台,对新型时钟门控电路进行可行性仿真实验。通过分析实验结果,改进型低功耗时钟门控电路的动态功耗与未改进电路动态功耗相比,降幅能达到25%以上,与传统数据驱动时钟门控改进电路的动态功耗相比,降幅达到15%以上,证明了新型时钟门控技术在降低动态功耗方面的有效性。基于改进型时钟门控电路应用的UART电路。首先,基于串口通信电路的工作协议、工作过程和电路实现提出低功耗串口通信电路的设计方法;其次,以仿真波形为参考,对电路驱动信号进行门控,分三个模块依次设计低功耗串口通信电路;最后,基于Model Sim实验平台对低功耗串口通信电路仿真,并通过ALTERA CycloneⅣFPGA开发板检测其发送功能和接收功能的正确性,在保证功能正确的前提下使用QuartusⅡ功率仿真工具进行功耗分析。仿真数据表明,改进后的低功耗串口通信电路在只对驱动信号门控的情况下,整体电路面积仅增加1%,动态功耗降低21.48%,证明了新型时钟门控技术运用到各类驱动电路的可行性。