关键词： 关键词识别   近似乘法器   可重构   误差互补偿  

摘要： 语音关键词识别（Keyword Spotting,KWS）作为一种人机交互的重要手段,在近些年得到快速的发展。基于神经网络的关键词识别模型,正在逐步取代传统算法,而神经网络面临计算量大,且不同输入负载下的计算精度需求不同的问题。当语音输入因噪声场景变化而出现波动时,计算负载也随之出现变化,因此在不同的场景中设计出低功耗的语音关键词识别系统至关重要。近似计算作为一种新兴的基于人工智能物联网设备的电路设计技术,可以有效降低功耗。基于上述分析,本文完成了面向关键词识别的低功耗可重构近似计算电路设计与实现。本文基于典型的关键词识别系统,从计算单元的设计上进行优化,主要研究内容包括:1)通过随机样本的统计实验方法和PTPX仿真,对已有的近似乘法器从精度和功耗两方面,进行分类与评估,总结出适用于神经网络计算的近似电路设计方法。2)提出了一种基于误差互补偿的近似计算设计方法,通过设计具有相反误差属性的互补模块,有效地利用算术运算本身来纠正先前运算带来的误差,使得计算电路中的数据路径可以通过不同模块引入的误差进行补偿,从而实现自我恢复,提供更高的输出质量。3)针对不同神经网络类型的计算方式,通过数据调度与资源复用,设计可重构的计算单元,使得一块计算电路可以完成多种网络的计算。最终将设计的可重构近似计算单元部署在关键词识别系统中。最后,本文基于TSMC 22nm CMOS工艺,完成可重构近似计算单元,和基于1D-CRNN神经网络的关键词识别系统的设计与实现。所设计的可重构近似计算单元,最终实现118n W的功耗,相比于传统的近似乘法器设计,可以降低23.6%～41.8%;将所设计的可重构近似计算单元部署在语音关键词识别系统中,系统整体的面积为0.788mm,功耗为1.4～2.1μW,下降了36.4%,clean情况下的网络识别精度为93.2%～98.2%,下降了0.9%。

关键词： 应急信息接收   系统开发   多线程  

摘要： 我国幅员辽阔,气象、水文、地质等自然条件复杂,难以预知的灾害威胁着人民群众的生命财产安全。因此我国正在逐步建立覆盖全时全域的应急广播体系。广播电视行业凭借其覆盖面广和成本低廉优势,是本体系中的重要一环。研发一套应急广播接收推送平台,服务于各级电视台的播出人员,协助其快速准确播发应急信息,可以有效补充广播电视行业对应急广播体系建设。本论文依托于中央人民广播电台(现并入中央广播电视总台)委托的项目,开发应急广播接收推送平台,本平台置于演播间内,通过Wi-Fi方式接收应急广播信息;根据信息的不同重要等级分类显示,提供接口,输出到直播间常用制播设备;有信息管理功能,可以对应急信息实现增删改查。本平台作为试验样品,沟通自动播发系统和电视台制播人员。目前尚无成熟产品,因此本文面向开发部署中的实际问题,主要工作如下:(1)本文面向电视台安全播出和空间高效利用的要求,提出了一体机的设计思路,即将Mini PC、电视机和多种输出接口相耦合,满足演播室内可挂墙、演播室外零布线的要求。既控制研发成本,又提高可维护性。(2)本文面向平台的接收功能与处理功能相分离、接收功能高独立性的要求,详细设计模块间关系,采用“生产者——消费者”构建健壮且高效的非同步协作机制,同时采用多线程和看门狗计时器增强平台稳定性。(3)本文面向平台的高可靠性和低测试成本要求,在测试阶段首先定义平台的核心功能,进行详细的单元测试。同时,为了不依赖第三方展开测试,降低测试成本,本文开发一套模拟应急信息播发系统的程序。

关键词： 音频   动态缩放Δ-∑调制器   SARADC   高精度  

摘要： 随着物联网应用和便携式音频设备的发展,高性能ADC的需求不断增长。Δ-∑ ADC具有中高精度、低硬件开销的特点,适用于音频应用,但高精度Δ-∑ ADC面临着高功耗和系统稳定性问题。本文深入研究分析了 Δ-∑调制器中具有代表性的研究成果,研究设计了音频应用的动态缩放(Zoom)型Δ-∑调制器。分析了过量程因子和参考电平动态缩放之间的关系,采用5位SAR ADC实现参考电平的动态缩放;提出了半周期延迟带零点优化的CIFF调制器结构;同时,引入SARADC量化误差的前馈通路,进一步抑制谐波信号的产生。该结构能够有效地获得高信噪失真比和优异的能量效率。在系统设计上,本文基于Matlab对调制器环路的零极点及系统参数进行迭代优化,并分析了各项非理想因素对电路性能的影响。根据kT/C噪声、开关导通电阻值、积分器带宽、运放有限增益、运放热噪声、转换速率SR等主要非理想因素进行Simulink的行为级建模,进一步优化动态缩放调制器的系统参数。在电路设计上,采用动态逻辑控制单元构成控制逻辑,降低SARADC的数字电路部分功耗;提出并实现了第三级积分器和加法器共用运放的方案,降低模拟电路部分功耗。设计了数据加权平均(Data Weighted Averaging,DWA)算法,以提高调制器环路反馈DAC的线性度,降低谐波失真。采用低回踢噪声的预放大加锁存器的两级结构比较器,降低量化器引入的非线性。基于TSMC 0.18 μm CMOS工艺完成了动态缩放Δ-∑调制器原型芯片的电路设计。采用1.8 V电源供电,过采样率为64,采样频率为3.072MHz,信号带宽20～24000Hz。仿真结果表明,设计的调制器峰值SNDR达到了 109.8 dB,功耗为1.9494mW,FoMSNDR达到 179.69 dB。

关键词： 低功耗   Zoom结构ADC   SAR ADC   Sigma delta调制器  

摘要： 在集成电路技术高度发展的现下,芯片应用领域越来越广。现实中我们能够接触的信号,绝大部分都是连续的信号,我们又称之为模拟信号。而我们的电子设备对数字信号的处理能力很强,因此ADC作为连接模拟信号和数字信号的桥梁也得以发展,其中,获得更低的功耗以及更高的精度成为目前ADC发展的一个主流方向。本文就一种能够达到低功耗和高精度目标的zoom结构ADC开展研究,对zoom结构ADC进行了原理研究,低功耗设计以及优化。Zoom结构ADC主要分为两部分,分别用于对于输入信号的粗转换和精转换。出于对不同种类ADC工作方式以及性能的考虑,对于信号的粗转换过程靠一个六位的SAR型ADC来实现,对于信号的精转换靠sigma delta ADC来实现。SAR ADC的主要结构包括数字控制逻辑,六位的DAC电容阵列,动态比较器。其中,逻辑部分采用数字电路降低功耗。六位的DAC电容阵列采用单位电容构成。Sigma delta ADC采用三阶前馈式结构,来实现稳定性的控制以及低功耗设计的目的。SAR ADC的转换结果通过控制逻辑控制DAC阵列来生成调制器的参考电压,在这个过程中由于电容阵列存在失配的问题会引入误差,通过动态元素匹配方法来实现对于失配问题的抑制,将误差做平均化处理来降低误差。Sigma delta ADC后续的滤波器采用sinc滤波器结构来抑制动态元素匹配算法导致的和采样信号相关的纹波,以此来提升转换的线性度。调制器第一级采用了自动调零技术,来减小运放的噪声以及失调电压对量化结果造成的影响。调制器后两级积分器的运算放大器适当降低指标来降低功耗。运算放大器采用inverter based Class AB OTA来实现低功耗设计,并且降低了电路中的噪声。比较器采用单时钟比较器降低功耗。并且通过DAC阵列复用和比较器共用等方法,进一步降低了功耗。在ADC前级加入了采样保持电路,提升了可处理信号的频率。对ADC各部分的性能和整体电路的性能进行了仿真分析,单通道ADC的有效位数为19.6bit,核心部分静态电流为772μA左右,在加入采样保持电路之后,能够对5k Hz以内的信号进行正确量化,且谐波分析显示其能达到的THD为-97.06d B。对ADC进行了版图设计,对其模块进行了仿真验证。

关键词： 隧穿场效应晶体管   微控制器   低功耗   逻辑单元   静态随机存储器  

摘要： 物联网(Internet of Things,Io T)应用场景下,微控制器(Microcontroller Unit,MCU)长时间处于待机状态,待机功耗成为处理器功耗优化的关键,而现有金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)器件难以持续优化漏电。隧穿场效应晶体管(Tunnel Field-Effect Transistor,TFET)器件是一种超陡亚阈摆幅器件,具有低漏电的特点,异质集成TFET器件于MCU中有望实现该通用芯片整体静态功耗的降低。本文围绕硅基TFET器件展开相关电路以及适用于TFET器件的低功耗MCU体系架构的研究,分析得出基于TFET器件的MCU常开区关键电路主要包括数字逻辑电路和静态随机存储器(Static Random Access Memory,SRAM),进而设计了TFET组合逻辑单元电路、TFET-MOSFET混合触发器电路以及TFET-MOSFET混合静态随机存储器。此外,本文构建了用于部署TFET器件的MCU验证平台,首先设计了基于CMOS工艺的MCU,用于MCU系统功能的验证,并作为TFET混合集成MCU的对比基准。CMOS MCU主要包括SRAM、低压差线性稳压器、实时时钟模块、通用异步收发模块和串行外设接口模块等电路。最终本文将TFET器件混合集成于MCU常开区替代数据保持SRAM模块,并进行了仿真。本文采用SMIC 55nm CMOS工艺和60nm硅基TFET器件进行电路设计,仿真及实测结果显示:TFET组合逻辑单元相比于MOSFET组合逻辑单元平均降低了72.07%的静态功耗。六种混合触发器电路相比于CMOS电路可降低3.13%～91.3%的功耗延迟积。而相比于同样容量的CMOS SRAM,本文设计的TFET-MOSFET混合SRAM在单bit操作中,实现了24.4%能耗降低,以及78.5%静态功耗降低。本文设计的CMOS MCU的动态功耗为25.33μA/MHz@3V,休眠电流为595n A@3V。TFET混合集成MCU的动态功耗为26.1μA/MHz@3V,而静态功耗仅为323.3n A@3V,相比于CMOS MCU降低了45.7%。

关键词： 近阈值   低功耗   标准单元库   环形震荡器   ALU  

摘要： 伴随着国家对集成电路产业的越发重视,集成电路设计的发展越来越快,尤其在物联网类应用中,其中大量运用到集成电路设计。随着物联网智能电子产品的发展,其所具有的功能越加复杂,产品越加精巧,但为其所供电的电池却并没有重大突破,因此为了让这些智能电子产品具有可观的续航能力,低功耗集成电路设计就显得至关重要。并且为更好的满足很多低速、低功耗的物联网类应用,设计一套符合其标准的数字标准单元库,就显得意义非凡。本文基于国内商用XXXnm工艺设计了一套全定制的近阈值超低功耗数字标准单元库,并成功流片。本文的设计运用电源电压缩放和凹凸阱技术,在已有的电路基础上做出结构调整和尺寸改进,以达到低速低功耗的设计目标。同时也完成了用于测试标准单元性能的验证芯片。本文设计的测试芯片主要从器件、单元和电路这三个方面对所设计的标准单元进行评估。从后仿真和实际测试结果来看,器件方面,通过比较MOS管阵列后仿真结果和所测得的I-V特性曲线发现,发现使用匹配LOD效应的MOS管阵列中的MOS管偏向SS工艺角;单元方面,通过比较5种不同基本逻辑单元所构成的环形振荡器的后仿真结果和所测得的输出结果发现,基本单元的性能和功耗基本符合设计目标中对低速和低功耗的要求;电路方面,通过比较分别使用商用和本文所建立的标准单元库进行设计的ALU(Arithmetic and Logic Unit)数字电路的仿真结果可知,对比处于同在亚阈值电压0.65V下的商用标准单元库而言,使用本文设计的低功耗标准单元库,其电路中的总功耗降低25.8%左右。

关键词： 低功耗   触发器   隧穿场效应晶体管   正偏p-i-n电流  

摘要： 作为基本逻辑单元的触发器,被广泛的使用在数字电路的时钟网络之中,降低触发器的功耗对于整个数字系统都是意义重大的,而降低功耗最直接的方法,就是降低工作电压,随着器件的尺寸缩小,随意降低电源电压是不可取的,这种做法会产生许多衍生的问题。在超低功耗的领域中,金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)技术开始碰到瓶颈,由于MOSFET在低功耗方面的限制,在亚阈值工作电压下进一步降低功耗仍然是十分有限的。而隧穿场效应晶体管(Tunnel Field Effect Transistor,TFET)具有较低的阈值电压,所以基于TFET的触发器可以在低电压下工作,从而使触发器的功耗得以有效降低。综上所述,本文设计了一种适用于TFET器件的主从式触发器(TFMS)。论文主要工作如下:一、论文首先介绍了当前MOSFET在低功耗领域的限制以及TFET器件在低功耗方面的优势,其次通过电流特性的仿真,介绍了TFET的单向性和会产生正偏p-i-n电流的特性,而这会对触发器的数据稳定性产生影响。最后重点分析了TFET的这些特性对各种类型的触发器的影响。二、在掌握了TFET特性对触发器数据稳定性影响的前提下,采用钟控反相器结构在TFET器件下完成主从触发器TFMS的设计。该触发器有如下优点:1)利用时钟控制的反相器结构,增强数据传输的稳定性;2)消除了正偏p-i-n电流对数据传输稳定性的影响;3)利用产生反馈结构来更好的锁存数据,使传输波形更为平滑。三、对设计的TFMS进行电路性能的仿真,通过仿真和对比,在工作电压为0.6V时,TFMS相较于TCFF、STFF和SCFF等触发器,分别降低了19%、84.75%和32.68%的动态功耗,TFMS相较于TCFF和STFF分别降低了44.12%和34.22%的静态功耗,而且在端口值(D,CLK,Q)为100时,TFMS的静态功耗是所有对比的触发器里面最低的。此外,相比于MOSFET实现的TFMS,基于TFET器件的TFMS时钟功耗与静态功耗分别降低了73.6%和59.1%,展示了TFET器件在低功耗领域的优势。

关键词： 阻变存储器   氧化钼薄膜   纳米晶颗粒   快退火工艺   低功耗特性  

摘要： 随着5G通信、物联网、汽车电子、智能家居和航天航空等领域的迅速发展，诸如NORFlash、NANDFlash等传统存储器因较大操作电压、较高功耗、工艺制程落后等短板而面临被淘汰的窘境，只有具备更快的响应速度、更小的单元尺寸、更低功耗性能的存储器件才能满足这种快速发展的需求。阻变存储器因兼备以上优点且与传统CMOS工艺兼容而被界内广泛关注。已有二元金属氧化物在阻变存储器领域取得优异的性能，但同为二元金属氧化物的氧化钼材料却鲜有报道。在已取得进展中，氧化钼基存储器存在阻态转换不稳定、阻变机理不明晰、功耗较大等问题，因此本论文主要以氧化钼(MoOx)薄膜作为阻变存储器功能层，通过使用调控工艺参数、电极工程以及快退火工艺等手段，对器件稳定性及低功耗特性进行集中优化，并对其阻变机理进行解释。　　首先通过控制MoOx薄膜的沉积温度和厚度，成功实现了Ta/MoOx/Pt结构器件的优异电阻开关性能。X射线衍射和X射线光电子能谱的结果证实，沉积温度对MoOx的结晶状态和氧空位含量有很大的影响，在400℃加热生长的条件下，薄膜出现了纳米晶颗粒。400℃溅射50nm厚度的MoOx薄膜制备的Ta/MoOx/Pt器件，显示出超低的RS电流(10μA)、高的写入/擦除循环性能(108次)和85℃高温条件下稳定的数据存储寿命(＞10年)，并对器件机理进行了简要解释。而后通过电极工程将Ta/MoOx/Pt换为Al/MoOx/Pt结构，再经过快退火工艺对MoOx薄膜退火后得到了更低功耗(Icc=10μA，Vset=0.4V，Vreset=-0.3V)且稳定(Endurance＞104次)的器件，并简要解释了器件低功耗机理及器件出现正负向偏压皆可Set现象的原因。　　通过一系列的实验及表征，本论文实现了兼具稳定性和低功耗特性的阻变存储器。Ta/MoOx/Pt结构器件在较低功耗下实现了108次循环。Al/MoOx/Pt结构器件限制电流控制在10μA，Pset和Preset＜5μW，Pread=1μW，Endurance循环次数＞104。

关键词： MCU   低功耗   AES  

摘要： 随着集成电路的不断发展,MCU在生活中也有着非常广泛的运用。比如,可穿戴设备、现代医疗、汽车电子、消费电子、运动健康等方面,这些应用场景同时决定了MCU的低功耗需求。在信息技术给人类带来便利的同时,其传输过程中的信息安全也是至关重要的。NIST在2001年发布的AES是一种迭代分组的对称加密算法,广泛应用于现代社会的信息安全加密中。因此,为MCU设计一款低功耗、小面积的高性能AES IP核也是非常有必要的。论文的主要工作内容是在项目组研制的基于Cortex M0+内核、基于AMBA总线的MCU的基础上,研究AES控制器和AES运算模块的低功耗设计方法,并设计和实现适用于MCU的低功耗AES IP核。论文首先研究了AES控制器的低功耗设计方法,提出了对AES加密模块和解密模块实现分时复用的控制设计,并对整个AES模块采用时钟门控技术进行控制,从整个控制层面降低了功耗。然后,对AES运算模块进行了低功耗的研究与设计——分别对AES密钥扩展模块、轮变换结构以及字节替换模块(S-盒)进行了低功耗、小面积等高性能的优化设计。最终优化的AES运算模块为采用40x32 SRAM密钥存储方案的密钥扩展模块、32bit数据路径的改进轮变换结构、解码-置换-编码(DSE)方案实现的S-盒的AES运算模块,实现的整个AES IP核具有低功耗、小面积的优良性能。在Synopsys Design Compiler、IC Compiler、VCS、Prime Time等平台及SMIC 55nm工艺库下,对所设计的AES加密解密器进行了综合性能分析。分析的结果显示,优化后的AES加密解密器的面积为24880μm,在50MHz的频率下,加密运算的功耗为197u W,解密运算的功耗为199u W;其加密解密器的面积比未优化的AES降低了55.5%,加密运算的功耗降低了55.3%,解密运算的功耗降低了64.4%。因此,本文设计的AES IP核对于MCU中的低功耗和低成本问题具有重要的研究意义。

关键词： K波段   收发一体   小型轻量化   超低功耗  

摘要： 随着我国航空航天技术与集成电路技术的发展,半导体技术的不断更新与迭代,对卫星的体积、功能需求越来越高,对星载相控阵系统的需求也越来越高。MMIC T/R组件目前已成为星载相控阵系统重要组成部分。高性能,小体积的T/R组件对星载相控阵系统的小型化具有极大的推动作用。基于星载有源相控阵天线系统中T/R组件对收发一体多功能芯片的应用需求,研制了一款基于0.15um Ga As p HEMT工艺的超低功耗K波段收发一体多功能芯片。整个芯片集成了低噪声放大器,功率放大器与单刀双掷开关。开关兼顾隔离度与插入损耗,采用四分之一波长转换技术的双并联的结构;接收支路与发射支路对称设计,平衡开关对两者的影响。接收支路的低噪声放大器为了兼顾增益与功耗,采用三级电流复用技术。发射支路的功率放大器为了兼顾输出功率,增益与功耗,采用前两级电流复用和末级最佳效率负载匹配。经流片加工后测试。接收支路在19-23GHz,3.5V的工作电压下,噪声系数小于2.57d B,静态功耗小于22m W,增益大于27d B,增益平坦度小于±0.5d B。发射支路在同等工作条件下,功率增益大于24.6d B,输出功率大于12.6d Bm,功耗小于68m W。整体芯片面积2.0mm×1.7mm。整个芯片小型化、超低功耗、高集成度,十分适合用于小型轻量化,高可靠性,高性能的星载相控阵天线系统。