关键词： 唤醒接收机   超低功耗   包络检波器   高灵敏度   温度鲁棒性  

摘要： 随着集成电路和无线通信方面的技术不断进步,万物互联的愿景从科学幻想变成了现实。无线传感器网络(Wireless Sensor Networks,WSNs)是物联网的基石技术,随着物联网应用的逐步普及,用于WSNs的芯片越来越受到人们的关注。WSNs技术的发展对节点设备提出了小型化、长续航的要求,然而无线通信距离的提升使得主收发机的功耗大大增加。因此,在能量有限的WSNs节点应用中,用于通信的主收发机必须在非活动状态下以深度睡眠模式工作,以降低功耗从而延长节点电池的工作时间。Wake-Up工作模式是最有效的WSNs节点低功耗方案之一,使用唤醒接收机仅在需要数据通信时唤醒主接收机。针对低平均吞吐量WSNs应用,本文对其中的超低功耗唤醒接收机设计展开了研究。本文选择了二进制开关键控(On-Off keying,OOK)调制方式,并采用以包络检波器为第一级的直接射频信号检测唤醒接收机架构,通过对系统噪声的详细分析与建模,提出了一种具有温度鲁棒性的高灵敏度超低功耗唤醒接收机。本文的主要工作为:(1)提出了一种共模偏置的体调谐差分无源包络检波器,解决了直流耦合偏置浮空的问题,并且获得了2倍于单端输出包络检波器的转换增益和1.5 d B的灵敏度提升。(2)在射频前端和基带电路接口设计中提出了一种基于边界阻抗条件的最优化设计方法以获取最佳灵敏度和最低功耗。(3)提出了一种基于反相器的电流复用低压全差分基带放大器,实现了功耗的降低和鲁棒性提升。(4)提出了基于双路径包络检波器和延迟锁定环路的失调校准环路,消除了两路差分路径的直流失调与低频闪烁噪声以优化信号解调前的输入信噪比并提高了抗干扰能力。(5)提出了一种基于栅极泄漏的超低功耗面积节省的温度补偿定时器,用于提供唤醒接收机所需的系统时钟,在0～70℃温度范围内提高了超低功耗唤醒接收机的温度鲁棒性。基于TSMC 65 nm LP CMOS工艺,本文完成了所提出的具有温度鲁棒性的高灵敏度超低功耗唤醒接收机的电路设计和物理版图实现。所实现的唤醒接收机兼容ISM频段,使用的载波频率为915 MHz,数据传输率为100 bps。后仿真结果表明:在0～70℃温度范围内,所提出的温度补偿定时器实现了频率温漂系数为98 ppm/℃的1.6k Hz系统时钟。在整个温度范围内,所设计的唤醒接收机可以正常地实现唤醒功能;在误报率小于1/h以及漏检率小于10的水平下实现了-77.2 d Bm的接收灵敏度;在0.4 V电源电压下,唤醒接收机功耗仅为7.4 n W,其中温度补偿定时器消耗了3.76 n W。整个唤醒接收机芯片的面积为1.39 mm×0.79 mm,其中核心电路面积为0.72mm×0.36 mm。

关键词： sigma delta ADC   噪声整形技术   数字抽取滤波器   降采样  

摘要： 作为模数转换器中的一种,sigma delta ADC的研究一直是被关注的热点,其主体包括模拟调制器和数字滤波器两部分,模拟信号输入到调制器部分经过噪声整形和过采样,极大程度削减了信号带宽内的噪声,再经过后级级联的数字滤波器的处理,最终得到精度很高的数字信号。因为整体结构中包含了数字电路对信号抽取和滤波,相比于奈奎斯特模数转换器,sigma delta调制器对器件的匹配度要求不高,降低了模拟电路的设计难度。由于其高精度,低功耗的特点,被广泛应用在便携设备和音频设备中。本设计基于气压检测设备的研发,展开了对sigma delta ADC的研究和设计。通过调研大量的资料和论文,了解了sigma delta ADC的基本工作原理及过程,并对常用的结构及其优缺点有了清晰的认识。根据工程目标,考虑了功耗及面积,最终确定了三阶单环反馈型的调制器结构,量化器位数为一位来进行调制器的设计,使用matlab工具得到该结构的噪声传递函数,并以此为根据确定了结构中的系数,最终通过搭建simulink模型验证设计的可行性。在调制器的电路设计中为了保证调制器的性能,选择了折叠共源共栅结构进行运算放大器的设计,并加入了共模反馈电路来稳定全差分运放电路中的直流工作点和共模反馈电压。电容开关积分器靠采样电容和积分电容的比值实现调制器结构中的系数,其中第一级积分器输入的信号未经整形,其非理想因素可影响到整个调制器,考虑到开关热噪声的大小,选取了容值合适的采样电容,保证了调制器的性能且避免了容值过大造成额外面积和功耗的消耗,最终完成整个积分器的设计。同时考虑到CMOS开关沟道电荷注入效应和时钟馈通效应,设计了两相不交叠时钟作为开关控制端的信号,有效避免了开关非理想效应的影响。采用了功耗较小的动态比较器完成一位量化器电路的设计。数字抽取滤波器部分采用了级联积分梳状滤波器,补偿滤波器和半带滤波器级联的结构,级联积分梳状滤波器采用了先抽取后滤波的递归结构,完成32倍抽取降采样,由于四阶级联造成的通带衰减,通过后级级联的补偿滤波器补偿矫正,有效的减小了通带纹波,补偿滤波器采用了二阶内插多项式来设计,其结构简单,避免了传统滤波器通过乘法结构,节约了极大的硬件资源,最后使用FDAtool工具完成半带滤波器的设计,经过两个半带滤波器级联,完成最后抽取和滤波的功能。本设计使用华虹宏力0.11μm CMOS工艺,完成电路图的设计和仿真,并绘制了版图进行后仿验证。在整体电源电压2.5V的条件下,系统过采样率为128倍,采样频率为1MHz,输入信号640Hz,对输出的结果做FFT分析,得到整体sigma delta ADC的信噪比为90.7d B,有效位数14.7位,消耗电流1.76m A,满足工程设计目标。

关键词： 水平基因转移事件   系统发生网络   基因树   物种树   多线程  

摘要： 水平基因转移（Horizontal Gene Transfer,HGT）事件广泛存在于自然界中,它帮助受体物种绕过突变及重组获得新基因,加速基因组革新进程,所以准确识别HGT事件是探究物种之间真实演化关系的重要一环。由于发生转移的基因位置倾向于通过谱系保留,因此可依据基因树与物种树之间拓扑结构不一致性对HGT事件的识别进行研究。RIATA-HGT算法是目前有效识别HGT事件的算法之一,但该算法对于输入的基因树集合每次仅计算集合内一个基因树数据,所需运算时间较多。为缩短其运行时间,本文采用系统发育分析法基于多线程技术对RIATA-HGT算法进行改进,并融合Kaikoura算法与ER（Exponential Recursive）算法提出HGT事件识别算法M-HGT（Multithreading-HGT）。本文工作如下:M-HGT算法对于输入的物种树与基因树集合通过线程池,将识别物种树和集合内每个基因树的HGT事件任务分配到若干线程中,每个线程首先通过ER算法验证现有共识系统发生网络集合中的元素是否包含输入基因树,对不包含的情况通过Kaikoura算法计算物种树与该基因树的最大一致子树,然后通过RIATA-HGT算法对物种树与该基因树识别HGT事件。M-HGT算法将各线程识别的HGT事件以边形式添加在物种树上,得到共识系统发生网络集合。本文搭建了一个用户交互平台,该平台集成了RIATA-HGT和M-HGT算法,能满足研究者选择这两种算法对HGT事件识别的需求。本文对算法RIATA-HGT和M-HGT通过模拟数据和生物真实数据进行了实验分析,结果表明:M-HGT算法在与RIATA-HGT算法保持相同准确性的基础上,减少了运行时间,提高了效率。

关键词： FPGA   卷积神经网络   IP化设计   量化   FaceBoxes   低功耗  

摘要： 近年来,由于深度学习及其相关核心技术的迅速更迭,作为其核心,卷积神经网络算法在图像识别、目标检测等方向都得到了广泛应用,但是深度神经网络对硬件平台的要求也在日益提高。目前主要硬件平台有CPU、GPU、FPGA以及ASIC硬件芯片,但是CPU、GPU等平台实现目标检测过程中会存在计算效率低、功耗过大等缺陷,并且体积过大也使其难以应用到小结构平台中,而FPGA功耗低、灵活性高、体积小等优势可以弥补这些缺陷。因此本文基于PYNQ-Z2研究设计了承载FaceBoxes的硬件加速系统,实现了对快速移动目标的检测,具体研究内容如下:（1）系统设计深入研究了卷积神经网络内部累加乘运算的特征。基于PYNQ-Z2的硬件资源和结构特点,对卷积神经网络的并行性进行分析并完成了输入特征图和输出特征图都是彼此独立的并行化设计。（2）基于HLS设计了一个针对卷积神经网络的加速系统,此系统主要由处理器系统（PS）,卷积IP,池化IP,DDR构成。此系统的重点在于卷积和池化IP,本文完成了通用的卷积和池化IP的设计,这使得我们在每次需要进行卷积和池化运算时,只需调用这两个通用卷积IP和池化IP就可以实现,而不需要再设计新的卷积和池化IP。（3）通过对FaceBoxes的深入研究,分析了其原理及特点,对其进行训练和量化。对比了训练时量化和训练后量化两种量化方式,最终选择了压缩模型的同时还能保持较高准确率的训练时量化。（4）应用了我们所设计的硬件加速系统的四个模块,量化后的FaceBoxes模型通过PS调用卷积和池化IP将数据缓存到DDR中,进而复用卷积和池化IP,从而成功移植了FaceBoxes算法到FPGA加速系统中,实现了对快速移动人脸的检测。通过最后对该硬件加速系统进行测试,在人脸移动速度是0.0875m/s时,平均检测速率为82.7FPS,识别准确率为97%,功耗为1.523W;在人脸移动速度是0.375m/s时,平均检测速率为83.1FPS,识别准确率为96.2%,功耗为1.523W。测试表明该FPGA加速系统具有功耗低、加速性能好等特点。

关键词： CIFB   ADC   ΣΔ调制器   开关电容电路   音频应用  

摘要： 在众多ADC架构中,ΣΔADC以其电路结构简单、对器件匹配和工艺偏差敏感度低以及能够实现高精度转换等特点被广泛应用于音频应用领域。本文基于音频应用领域设计了一款带宽为20KHz的低功耗高精度的ΣΔADC。本文重点对ADC的核心部分ΣΔ调制器进行了研究与设计:1.在系统级设计层面,为了实现高精度转换,调制器采用全差分离散时间4阶单比特量化CIFB结构,过采样率确定为128倍;为了提高最大稳定输入范围,引入调制器输入端到积分器输入端的前馈支路以抵消前三级积分器输出中的信号分量,避免了环路内信号总功率过大而引起量化器过载。2.在电路设计层面,本文对核心电路模块开关电容积分器进行了优化,创新性地提出前馈支路与反馈支路共享采样电容的结构,节省了近1/3的开关和电容,降低了动态功耗,节约了芯片面积。针对采样开关引入的非线性,设计了自举开关用于对输入信号采样,并使所有前馈支路共享此采样开关,减少了非线性的引入。此外本文还设计了升压时钟驱动器电路,提供高电平为2VDD的时钟来控制NMOS开关对反馈信号进行采样,极大地降低了反馈支路引入的非线性。在180nm CMOS工艺下完成了ΣΔ调制器的电路级设计,版图面积为440μm×550μm。后仿结果表明,在输入信号频率为6.25KHz时,最大稳定输入幅度为-4d BFS,峰值SNDR达到102d B,有效位数为16.7,在1.8V电源电压下功耗仅3.46m W,满足指标要求。最后在MATLAB中设计了数字抽取滤波器的数学模型。

关键词： 逐次逼近型模数转换器   低功耗   VCM-based电容开关时序   比较器   半同步  

摘要： 在国家政策的鼓励支持下,集成电路(IC)行业进入快速发展阶段。正是由于IC的快速发展,使得模拟芯片也在近几年有了更加广阔的应用领域。其中逐次逼近型模数转换器(SAR ADC)作为一种常用的模数混合芯片,它具有低功耗,易制造,利于集成等优点,且在实际设计中,可以很好的适应工艺转变的需求,这些优点使它在工业控制,生物医疗,传感器网络等需要中等工作速度以及转换精度的领域受到了极大的青睐。随着这些领域对使用电池供电设备的需求越来越频繁,为降低这些设备电池及供电元件的损耗程度,保证这些设备有着更长的使用寿命,以及更稳定的工作状态,SAR ADC的低功耗需求也变得更加受到重视。本论文基于低功耗的设计要求,设计了一款12位,1 MS/s采样速度的逐次逼近型模数转换器。首先对SAR ADC进行系统级建模,建模主要包含了以下两点内容:第一是从SAR时序逻辑角度出发,分别对比了同步时序逻辑和异步时序逻辑的优缺点,然后确定采用半同步时序逻辑来降低比较器的固定等待时间,提升电路速度;第二是通过计算不同电容开关时序的功耗,采用改进V-based电容开关时序,并通过分段“6位+6位”的结构设计减少DAC总电容个数,从而实现降低功耗以及减小版图面积的目标;其次在系统建模的基础上,设计每个子模块的电路和版图,通过采用自举开关使得开关的线性度提高,同时设计比较器为动态比较器,其目的也是为了满足SAR ADC低功耗的设计要求,着重分析了比较器的速度优化、失调电压和噪声性能等非理想因素。通过对电容进行蒙塔卡罗仿真来确定DAC电容阵列中单位电容的取值,并设计一种改进的SAR逻辑控制电路,这种电路相比较传统的D触发器型SAR逻辑电路,通过动态逻辑单元来减少D触发器数量,从而降低数字逻辑的复杂度和功耗。最后对SAR ADC电路进行版图设计,并在版图设计时遵守相应的设计规则、匹配性原则以及可靠性原则。本论文在基于TSMC 0.18μm的标准CMOS工艺下设计了12 bits,1 MS/s的SAR ADC,版图总面积为300μm*180μm,后仿真结果表明:当电源电压为1.8 V,采样速度为1 MS/s时,其ENOB为10.97位,SNDR为66.189 dB,SFDR为67.569 dB,且功耗为318μW,符合设计需求。

关键词： 单应性矩阵   最佳接缝线   多线程   图像拼接  

摘要： 随着图像处理技术的发展,越来越多的领域需要图像兼具高分辨率和大视场角,以提供对目标场景更清晰地描述,而图像拼接技术可以满足这一需求。本文通过计算机视觉、图像处理等相关技术设计实现了视频图像全景拼接算法。相较于单一传统图像拼接算法,本文结合了深度学习神经网络方法、传统图像处理方法和工程化的多线程并行策略,有效提升了全景图像拼接的质量和效率。并且实现了图像拼接展示系统,提供了一个友好的可视化界面。论文的主要研究内容如下:1.提出了改进的无监督深度单应性矩阵估计模型。本文基于无监督单应性矩阵估计方法,结合通道注意力机制、残差网络模块,提出了一种改进的无监督单应性矩阵快速推理模型。该模型为特征赋予不同的权重,将多分支训练、单分支部署策略融合进模型中,模型通过轻量级的设计能够提升特征提取的准确率并保持较快地推理速度,同时解决弱纹理场景下特征难以提取的问题。本文在真实的数据集上进行对比实验和测试,证明了所提算法的有效性。2.提出了基于最佳接缝线的图像融合算法。本文重点研究了运动物体的重影消除问题。首先设计了基于最小路径成本的最佳分区搜索算法,再结合像素差异程度和接缝线长度从该分区中搜索出最佳接缝线。实验结果表明,本文所提算法能有效解决重影问题,提升图像质量。3.提出了基于多线程的图像拼接算法。设计了一种结合视频帧率和旋转角速度的抽帧方法,将多线程策略应用于图像拼接算法中,对采集到的视频帧图像进行并行拼接,达到了拼接的实时性。与现有图像拼接算法相比,所提算法提升了拼接的速率。4.全景图像拼接系统的设计与实现。系统集成了图像特征提取、图像融合以及可视化展示等功能于一体,具有良好的数据安全和可扩展性,为用户提供了可靠的、实时的图像拼接方案。

关键词： 模数转换器   连续时间ΔΣ调制器   SAR量化器   噪声耦合  

摘要： 随着现代生活数字化深入发展,各类物联网产品涌入市场。对于物联网消费者硬件产品,模数转换器是其重要组成部分。为了满足高精准度长续航时间的应用要求,模数转换器需要实现高精度低功耗的性能指标。基于过采样和噪声整形技术相结合的连续时间ΔΣ调制器具有高精度、易驱动以及内在抗混叠等优点,成为了目前该领域广泛采用的架构。本文对各类不同结构的模数转换器性能特点进行了对比,考虑到高精度低功耗的设计要求,选取了SAR辅助的连续时间ΔΣ调制器作为研究对象。基于理论分析,进行了行为级建模,验证了噪声耦合技术对性能的提升效果以及非理想性对输出频谱的影响。针对高精度下的低功耗设计要求,给出了具体电路设计方案,版图设计和仿真结果。本文围绕连续时间ΔΣ调制器中电路设计的关键技术展开分析与讨论,包括低功耗系统架构设计,低功耗高精度噪声耦合环路设计。为实现高精度ΔΣ调制器的低功耗设计,从系统上考虑采用SAR量化器代替Flash量化器,设计了三阶ΔΣ环路和二阶噪声耦合,整体系统实现了五阶噪声整形效果,有效抑制了带内噪声,提高了调制器精度。同时,噪声耦合环路为实现低功耗要求,设计复用环路滤波器第三级Gm-C结构积分器,提高了功率效率。此外,通过SAR量化器内嵌环路延时补偿,有效降低了功耗。本文在180 nm CMOS工艺下实现了一个SAR辅助的连续时间ΔΣ调制器,采样频率为20MHz,带宽为625k Hz,输入频率为81.787k Hz,幅度为1.8V的正弦信号时,输出信号SNDR为86.07 d B,SFDR为99.65 d B,消耗4.45 m W,Fo M值为167.54 d B,核心电路面积为800μm×550μm。

关键词： 矢量调制移相器   低误差   低功耗   宽带   变压器  

摘要： 移相器是相控阵系统中重要的电路模块,其性能对相控阵系统的整体性能有着巨大的影响。本文对硅基CMOS矢量调制移相器的低误差、低功耗和宽带技术展开研究,设计并仿真了三款移相器。主要研究内容和创新点如下:1、提出了高精度尾电流加减法运算电路。引入MOS管栅极自适应偏压,保证电流加减法运算的精度,在降低移相器相位误差的同时,简化了移相编码复杂度;引入电流缩放,降低了由于电流加减法运算而引入的功耗。基于上述电流加减法运算电路,设计了一款6-bit低增益相位误差数字移相器,其均方根(root mean square,RMS)增益误差小于0.305dB,RMS相位误差小于1.75°。2、提出了两层MOS管结构的矢量调制器。将传统矢量调制器中用于开关控制和提供尾电流的MOS管合二为一,降低了矢量调制器的功耗;提出了一种尾电流偏置电路,采用互补PMOS电流阵列,通过互补开关控制逻辑,使得64个移相状态下,输出尾电流之和为定值,从而实现了移相器的增益恒定;引入电流交换开关和象限选择开关,实现了一组电流状态到八组移相状态的扩展,简化了移相编码复杂度。基于上述电路,设计了一款6-bit低功耗数字移相器,移相器的RMS增益误差小于0.125dB,RMS相位误差小于1.18°,功耗4.58mW。3、提出了基于开关管放大器结构的矢量调制器。引入互补开关管放大器,降低了 64个移相状态下矢量调制器输入阻抗的变化,从而降低了阻抗变化对正交信号精度的影响;通过选择性导通不同宽度的开关管放大器,改变正交I/Q信号的增益,从而完成对信号的移相。基于此矢量调制器结构,设计了一款6-bit Ku波段宽带数字移相器,其RMS增益误差小于0.245dB,RMS相位误差小于1.76°。4、分析并推导了使用变压器进行宽带匹配的两种设计方法,并基于此两种方法设计了两款变压器输入和输出巴伦,实现了良好的输入输出匹配。

关键词： 智能畜牧   间歇计步   动态占空比   发情预测  

摘要： 当前,国内畜牧企业不仅要不断提高生产管理的精细化水平,还要应对疫情导致的各类风险挑战。而畜牧业的智能化转型升级已经成为企业发展的主攻方向。推动人工智能技术在畜牧业的广泛应用,促进智能畜牧应用成果转化,能够实现畜牧业高质量发展。在奶牛养殖过程中,及时准确的鉴定奶牛发情期能够使奶牛适时受孕,缩短产犊间隔,提高产奶量,进而提升奶牛养殖的经济效益。而传统的奶牛发情鉴定主要依赖牧场管理人员的经验进行判断,不仅耗时还容易造成漏检。奶牛发情时由于体内激素变化,会出现一些特殊的行为特征,例如兴奋、运动量增加等,因此可以通过计步来预测发情。然而传统计步器在工作过程中需要持续采集加速度进行计步,导致处理器时刻处于运行状态,整体功耗较高。此外,在奶牛产后的泌乳盛期,很多奶牛存在隐性发情,出现运动特征不明显的现象,对于此类情况仅通过计步器来监测还是无法准确鉴定发情期。为了解决加速度计需要持续运行无法休眠、和构建准确的奶牛发情预测模型这两个问题,本论文设计了一套面向奶牛发情期预测的低功耗牛耳标及系统,其中牛耳标实现数据采集功能,再将数据通过BLE低功耗蓝牙发送给蓝牙网关,蓝牙网关接收到数据后,通过Lo Ra模块发送给中继网关,中继网关通过Wi-Fi将数据发送给物联网云平台,最后通过云服务器实现数据处理。第一,针对现有的加速度计在计步过程中无法实现休眠导致整体功耗过高的缺点,为了降低硬件功耗,本论文首先提出了一种间歇采样计步模型,牛耳标进行间歇工作采集数据,通过云服务器进行模型训练并预测休眠时的步数。为了进一步降低硬件功耗,提出一种基于动态占空比的计步间歇采样模型,能够根据奶牛的运动状态动态调整工作模式。第二,针对传统发情预测模型难以预测隐性发情奶牛,提出基于运动量和体温的奶牛发情预测模型。根据奶牛步数与发情周期相关性研究,从统计学角度合理的生成了数据集,并对数据集进行预处理提取特征向量。并通过不同监督学习分类模型来评估发情预测的准确率。本文在计步间歇采样模型中,设置工作周期绝对时隙为5s,平均工作电流为0.76m A,当进入休眠模式时,平均电流为7.7u A,指标明显低于同类产品的能耗。采用计步间歇采样模型进行实验验证时,对比了50%、70%、90%占空比时的预测结果,各模型的实际步数与预测步数的均方根误差比较如下:决策树>随机森林>KNN>SVM,根据能效比筛选,最佳模型为SVM。本课题设计了动态占空比工作模式,能够根据奶牛的运动状态在50%,70%,90%占空比切换。在基于运动量和体温的奶牛发情预测模型中,根据奶牛行为特征来生成数据集,在不同机器学习模型下,奶牛发情预测模型准确率分别为KNN(99.32%)、SVM(99.42%)、决策树(99.51%)、随机森林(99.51%),LVQ(99.06%),本论文最终采用的发情预测模型为随机森林。