关键词： LoRa   自适应数据速率   叠加信号   干扰消除   扩频信道  

摘要： 随着信息技术的不断进步,为了满足在不同应用场景对通信设备功耗、通信速率和通信距离的需求,低功耗广域网(Low Power Wide Area Network,LPWAN)技术应运而生。LoRa技术凭借低功耗、远距离、低成本、易组网的特点受到了广泛关注,但LoRa物理层的技术标准没有公开、LoRa通信系统数据的吞吐量有限以及传输时容易发生包碰撞。因此,本文着重于LoRa物理层的研究和LoRa通信资源的优化设计,主要工作及创新如下:1.设计了LoRa通信系统的测试平台,为了进一步深入研究LoRa物理层提供了LoRa节点的无线射频数据,对LoRa相同扩频信道干扰理论和仿真结果进行实测验证。2.结合罗德仪表的LoRa调制参数配置接口及LoRa物理层的文献资料,完善了物理层通信链路流程;从罗德仪表空口采集LoRa调制数据,对文献提出的LoRa调制解调算法进行验证;提出了一种LoRa空口数据的同步算法,实现了对罗德仪表及LoRa节点采集空口数据的同步和解调;并对LoRa通信系统进行了干扰仿真分析。3.针对LoRa相同扩频信道之间干扰,分析了LoRa通信系统产生这种干扰的主要原因,对现有LoRa WAN(Long Range Wide Area Network)协议的自适应数据速率(Adaptive Data Rate,ADR)算法的扩频信道资源分配进行优化,降低了相同扩频信道的冲突,并在LoRa星型组网中仿真验证了优化的ADR算法比基础的ADR算法的最大数据吞吐量提升了45%。4.为了提高LoRa技术的传输速率,提出了一种新的LoRa同步叠加信号的解调算法,该算法的使用场景和复杂度与LoRa技术原有解调算法的基本相同,仿真验证了新算法不会增加LoRa原有解调算法的误比特率;在新算法的使用场景中,当扩频因子为12时,新算法与LoRa技术的原有解调算法相比,LoRa数据包的有效信息比特能耗降低了20.16%及传输速率提高了83.24%。5.针对LoRa不同扩频信道之间的干扰,提出了一种干扰消除算法,该算法可以使该扩频信道的抗噪声性能提高2d B左右;对现有LoRa调制解调算法进行了扩展性分析,理论推导了LoRa技术的扩频因子可以为非整数,仿真分析出LoRa技术新增扩频信道要求相邻扩频信道的码片数为大于等于128的偶数;并仿真验证了4条典型新增扩频信道的抗噪声性能,计算出该新增信道能使LoRa通信系统节点的可接入量提高36.94%。

关键词： 低功耗   高瞬态响应   高稳定性   NMOS功率管   过欠冲抑制电路   低阻输出缓冲器  

摘要： LDO(Low Drop-Out regulator-线性稳压器)作为电源管理系统的末级支路,能够过滤电源端带来的输入扰动,在电源管理系统中起着无可替代的作用。随着电子电路规模扩大和便携式技术的发展,对LDO的带载能力、续航能力和输出稳定性提出了更高的要求,因此瞬态增强技术、低功耗技术应运而生,受到更多的关注。本文针对两类不同的应用需求,分别设计了一种低功耗高瞬态响应的Capless LDO(无片外电容的线性稳压器)和一种具有高稳定性的瞬态增强型LDO。针对便携式设备提出小面积、低功耗的芯片设计要求,本文设计了一种低功耗高瞬态响应的capless LDO。采用了一种Nmos功率管并结合过、欠冲抑制电路结构来提高电路的瞬态响应。由于无片外电容,该类电路的稳定性设计是一个难点,本文使用一种改进型Class-AB OTA(operational transconductance amplifier-跨导放大器)作为误差放大器来消除低频极点,并采用超级源极跟随器和密勒电容为系统提供频率补偿,实现了系统的稳定性。最后该系统可以在负载电流切换时间为1ns的情况下提供稳定电压。带片外电容的LDO采用片外分立器件进行频率补偿,分立器件精度较集成器件精度低,同时易受外界环境干扰导致补偿不精准。为了进一步满足工业级LDO对于高稳定性的需求,本文设计了一种采用片内补偿的高稳定性瞬态增强LDO。针对负载变化导致的极点重合问题,本文采用折叠式共源共栅运放作为误差放大器保证环路增益,同时配合一种输出低阻buffer将功率管栅级极点推到高频,从而将系统的稳定性分析转化为所熟知的经典两级运放稳定性分析,然后采用密勒电容进行频率补偿,实现了系统片内补偿的稳定性。该buffer在推远栅极极点的同时,将系统带宽从数KHz提升至数MHz,可以实现9)～级的负载电流切换,系统的瞬态特性较强。本文设计的两个结构采用TSMC 180nm CMOS工艺完成芯片的仿真和版图设计。Capless LDO电路的版图面积为184μm×222μm,该芯片适用于2.5-3.6V输入,1.2V输出,后仿真结果表明LDO静态电流仅有0.57μA,1ns的切换时间下,瞬态电压小于260m V,恢复时间小于450ns。在最差PVT条件下,最小相位裕度大于45°,线性调整率小于1.37m V/V,负载电流变化时,最大偏移小于2.1m V,满足为后级电路供电要求。对于高稳定性瞬态增强型LDO,电路版图面积为354μm×130μm,该芯片适用于2.5-5V输入,1.8V输出。后仿真结果表明负载从0-100m A切换时瞬态峰值小于30m V。在最差PVT条件下,最小PM>57.5°,线性调整率小于0.723 m V/V,负载电流变化时,最大偏移小于20m V,满足工业级LDO的应用需求。

关键词： 生物信号采集   共模抑制比   低噪声   低功耗   输入阻抗  

摘要： 新时代发展后人民对于身体健康越来越关注,更方便,更快捷的获取自己身体的生理信息成为了社会上新出现的一个需求,随着而来的是各种便携式智能医疗设备的发展,如何获得高质量的生物电信号便成为了整个智能医疗系统的重中之重。通常来说,在一个生物电信号采集系统中,处于系统最前端的模拟前端,通常是一个仪表放大器形式,主导着整个采集系统能最终获得的信号质量,而优秀的模拟前端必须具有以下特点:高共模抑制比来抑制采集环境中的共模噪声,低噪声与高输入阻抗来防止微弱的生物电信号被淹没,低功耗来保证长时间的采集工作等。本论文的核心研究内容便是生物电信号采集模拟前端中的各种关键电路技术,这些技术的应用能大大提升模拟前端的性能,其中包括了:斩波技术,正反馈环路技术,辅助输入支路技术,信号通路纹波衰减技术,反馈环路直流失调抑制技术,T型电容网络技术,多通道改进型时分复用技术。本论文通过设计并仿真了一款高性能的8通道生物电信号仪表放大器来展示上述关键电路技术的作用,其中,放大器设计采用标准CMOS 180nm工艺,仿真结果显示在1.8V单电源供电下,每个通道消耗电流1.38μA,工作带宽为1-1.75k Hz,通带内增益38d B,输入参考噪声6.4μV,50Hz频率下输入差模阻抗为2GΩ,输入共模阻抗18GΩ,仪表放大器本身固有共模抑制比134d B,引入1MΩ||10n F电极阻抗失配后共模抑制比为97d B,多通道工作模式时,引入同样电极阻抗失配后,共模抑制比仍然为97d B。

关键词： I2C总线   串行接口   铁电存储器   低功耗   高速模式  

摘要： 铁电存储器作为新型非易失性存储器,具有高可靠性、低功耗、抗辐照性等优点,一直是存储器领域研究重点。随着可穿戴和IOT等便携式设备的迅猛发展,对于存储器在容量、功耗和面积等方面也提出了更高的需求。常用的并行接口铁电存储器由于引脚数量多,端口处理复杂,因此对于电路的设计要求较高。而I2C串行接口因其端口数量少的突出优点,并且凭借方便性和灵活性被广泛使用。基于上述原因,为扩展铁电存储器应用范围,本文设计了两款基于I2C接口的铁电存储器芯片,分别适配于I2C总线的快速模式和高速模式。本文的工作主要包含以下内容:首先,本文从I2C总线原理出发,分析了I2C总线的电气结构以及通信协议,对I2C总线的简易性、高效性、低功耗、便于控制、以及对存储器具有隔离保护等优点做出详细说明;并通过比较并行接口、SPI接口和I2C接口三种铁电存储器通用接口的特性,进一步突出I2C接口电路相较于其余两种接口的优点,为本文的主要工作内容提供理论基础。随后,对I2C读写工作模式及其他功能时序做出详细说明,采用0.13μm CMOS工艺完成了两种可工作在I2C总线快速模式(1Mbit/s)和高速模式(3.4Mbit/s)下的铁电存储器读写控制电路设计。完成相应I2C接口芯片中各个电路模块,包括上电复位电路、I2C状态机信号处理电路、数据锁存电路、地址锁存及自加一电路、存储器接口使能电路等。此外,还完成了高速模式芯片独有的厂商ID读取电路设计,并以低功耗为目标优化了整体电路设计。最后,完成了读写控制电路的仿真验证,在整体电路确认后完成版图设计,并进行物理验证。随后提取寄生参数,进行了后仿验证,并通过增加去毛刺对策电路优化设计改善了由寄生电容带来的毛刺问题。仿真结果显示读写控制电路在电压2.7v到3.65v、温度-55℃到125℃以及各种工艺角下,均能访问铁电存储器实现多种读写操作,功能正确,符合设计需求,并确保了电路的稳定性。

关键词： 带隙基准源   低功耗   曲率修正   可调节电路  

摘要： 基准源是模拟电路的一个重要的基本单元,它广泛应用于运算放大电路（OPA）,模数转换电路（ADC）,数模转换电路（DAC）,线性稳压电路（LDO）等电路中。随着全球产业链升级的,作为未来科技发展核心的集成电路产业,行业内的竞争变得更为激烈,不断促使着半导体技术快速发展,器件尺寸变得越来越小,速度越来越快。在高性能的各个模块中对基准源的要求也越来越高。传统的带隙基准源因其工作电压高,温漂系数大,不可调节等因素,渐渐不能再适用于各种对基准源有高要求的高性能系统中。因此对于低功耗,低温漂可调节的带隙基准源的研究设计具有重要意义。本论文在对多篇国内外研究带隙基准的工作进行了分析研究后,设计了一款低功耗低温漂具有修调电压的带隙基准电压。本论文首先对集成电路的发展形势进行了介绍,详细的描述了基准源的发展历史,以及研究人员在不同研究方向上对基准源的探究,再对比了不同基准之间的差异,并简述了为什么选择带隙基准源为研究设计对象;接下来对本文基于Cadence平台基于SMIC 0.188)工艺所设计的带隙基准源进行了详细的说明,采用了曲率补偿技术改进温漂表现的同时,加入调修电路调整基准源因工艺误差引起的输出精度下降,并给出了仿真结果;最后根据设计的电路制作了版图并对版图的性能进行了验证。仿真结果表明本设计中所用到运算放大器的开环增益为52.85d B,相位裕度为74.6°单位增益带宽19MHz,运放的功能良好,可以满足基准源的设计要求。基准电路在温度为-40°～125°的温度区间里,可以实现在各种工艺角下,温漂系数始终控制在9 ppm/℃以下,稳定地输出。在电源上升时间为20的情况下,电路启动时间为20.83,电路总电流为105.3,整体功耗为347.5(2整个基准电压模块提供一个1.2V左右的稳定电压,和四个稳定的电流源,分别为24,24,24,6,最后通过缓冲器为ADC提供一个稳定的差分参考电压。

关键词： NB-IoT   低功耗   云平台   并发  

摘要： 5G与云计算技术的快速发展,使得物联网技术的应用领域日益扩大,涵盖了智能家居、交通出行、智慧农业等众多应用场景。尤其是NB-IoT技术,极大推动了物联网技术的发展。本文基于NB-IoT技术,设计热力监测系统,实现对热力终端设备的实时监测与集中化管理,从而提升整个系统的运行效率。主要工作如下:首先,针对热力监测系统的业务问题,分析了热力监测的功能需求和非功能需求,设计了热力监测系统的功能和网络架构;基于低功耗的设备要求,设计了集成化的终端硬件模块,优化了软件模块工作流程;基于广域网的业务特性,设计了公有云平台和私有云平台的交互方法,验证了热力监测系统的功能和性能。其次,针对具体场景,联合技术实现和业务需求,提出了终端模块低功耗解决方案。在技术实现方面,基于不同场景的功耗时长优化了收发信号的时间,以降低各个子模块在非工作时的功耗;在业务需求方面,基于各子模块的功耗状态,提出了动态功耗调度方案。通过性能对比测试,验证了设计方案的有效性,降低了系统功耗。最后,针对物联网数据并发导致的宕机问题,基于消息队列,提出了公有云平台与私有云平台之间的消息推送机制。针对私有云平台的CPU使用效率,设计了线程池模块,优化了 I/O操作线程池处理流程。通过响应时间、吞吐量和内存占用率的性能对比测试,验证了设计方案的可行性,提升了系统并发处理能力。

关键词： 低功耗   低压   电流频率转换器   温度传感器  

摘要： 温度传感器在医疗、农业生产及工业监控中有着广泛的应用,伴随着工艺技术的快速发展,芯片的集成度越来越高,功耗也越来越大,且温度传感器本身功耗的大小会影响自身测量温度值的精确性,低功耗设计是当前温度传感器的研究热点。与此同时,电子产品在不断的微型化,所带电池的体积也在缩小,要求温度传感器能在较低的电源电压下正常工作。因此,低压低功耗CMOS温度传感器的研究十分重要。本文低压低功耗CMOS温度传感器主要包括感温单元、电流频率转换器CFC及数字分频三个模块。感温单元工作在亚阈区,电流本身与温度呈指数相关,因其偏置的漏压不同产生不同大小的亚阈值电流,并基于亚阈值电流比例得到PTAT关系,电路处于亚阈区,产生的功耗低;CFC将感温单元输出的电流对电容进行充放电,然后经过一个由固定电位差分对管形成的比较器进行延时处理,将与温度相关的电流信号转换为与温度有关的频率信号,经量化处理后的频率信号输入到数字分频模块中,从而实现与温度相关的频率到数字信息的转换,即与温度对应的数字输出。本文采用0.13μm CMOS工艺,对低压低功耗CMOS温度传感器开展了电路设计、版图设计及仿真优化,在0-80℃的温度范围内,感温单元的温度误差为+0.23℃/-0.24℃,与CFC联仿的温度误差为+0.46℃/-0.44℃。全芯片面积为0.066mm,工作于0.8V的电源电压下,整体电路常温下的功耗为47.5n W,整个温度传感器的温度误差为+0.63℃/-0.72℃,各项指标均满足预定设计要求。

关键词： 锁相环   鉴频鉴相器   电荷泵   压控振荡器   低功耗  

摘要： 从“蒸汽时代”到“电气时代”,科技的迅速发展不断引领着人类社会的进步,也不断改变着人们的日常生活。随着当下第五代移动通信技术的研发和使用,在提高人类工业效率和生活质量的同时,也对无线通信系统中的收发机提出了越来越高的要求。而作为收发机中的关键模块,锁相环电路系统的性能则显得至关重要。对芯片而言,制造工艺往往成为制约其性能的关键因素。硅基CMOS工艺相比于其他工艺拥有集成度高、功耗低、成本低、发展前景广阔等优点。因此,本文首先对近年来硅基CMOS锁相环及其关键技术的研究与发展脉络进行梳理并总结,并详细介绍了锁相环系统及其关键技术的基本理论、一般架构和性能指标,最后,本文基于硅基CMOS工艺完成了锁相环中关键技术的具体电路设计。随后本文利用65nm CMOS工艺设计了一款三态线性鉴频鉴相器,在传统结构的基础上增加了使能端,降低了其整体平均功耗;同时,增加了复位端,通过提供片外时序调整的可能性提高了它工作时的稳定性;同时设计了一款双运放配合使用结构的电荷泵,减小失配,实现充放电电流的高匹配度,降低环路杂散。后仿真结果显示其级联时序功能正常并且电流匹配良好。实测锁相环工作正常。在低相位噪声压控振荡器设计方面,本文使用180nm CMOS工艺设计了一款Class-C结构压控振荡器,在版图设计的过程中对电感和地平面之间的耦合作用进行了分析,提高了电感的品质因数,优化了相位噪声性能。在实际测试中实现了3.65 GHz到4.10 GHz的调谐范围,相对带宽11.6%,在1.8 V供电电压下消耗电流6.71 m A,在4.05 GHz下频偏1 MHz处相位噪声为-127.8 dBc/Hz,整体Fo M为189.1 dBc/Hz。在超低功耗压控振荡器设计方面,本文使用65nm CMOS工艺设计了一款inverse Class-C结构压控振荡器,其核心谐振腔使用了高品质因数的漏源反馈变压器来代替传统结构的电感,在保证相位噪声性能的前提下大幅降低了其功耗。在实际测试中实现了4.65 GHz到5.67 GHz的频率调谐范围,相对带宽19.7%,在全频带频率内实测直流功耗仅为187μW到270μW,相位噪声从-110.8 dBc/Hz到-113.2 dBc/Hz,Fo M为192.4 dBc/Hz.

关键词： LoRa技术   远距离   低功耗   传感器节点   网络模型   线性规划   能耗均衡  

摘要： 随着物联网技术的蓬勃发展,无线传感器网络的应用场景和数量日益增加,对无线通信技术的各项性能如通信范围、传输速率、功耗都提出了更高要求。传统的无线通信技术如Wi Fi、蓝牙、Zig Bee等局域网技术和2G/3G/4G广域网技术,存在远距离和低功耗只能选其一的矛盾。LoRa是针对这种矛盾应运而生的一种低功耗广域网通信技术,具有远距离通信、较低功耗、高接收灵敏度能力。目前的无线传感器网络中,传感器节点储备的电量往往是有限的,有限的电池续航能力严重影响着网络整体生命周期。因此,需要设计有效的协议和算法降低网络系统功耗及平衡节点功耗,同时在节点中加入环境能量收集技术实现自供电,提高网络工作寿命。本文基于LoRa在通信范围、数据速率、功耗等方面的优势,设计了一种LoRa通信技术的无线传感网络。主要工作包括节点的硬件和软件实现、低功耗工作模式实现、节点组网协议设计和各个工作模式下功耗的测试以及上位机用户界面和节点的数据储存等方案的实现。其中,低功耗工作模式是为了降低节点整体工作能耗,而组网协议的设计是为了提高数据传输的安全性和有序性。本文中根据LoRa节点的通信距离、传输数据量、工作功耗等数据,构建了无线传感器网络模型、传感器节点功耗模型、太阳能能量补给和数据传输模型。通过将节点在通信过程中的传输数据量、传输数据功耗、通信距离等作为约束函数,将系统总能耗最低描述为一个线性函数的目标值,通过线性规划算法,降低当前传感器网络系统的能耗,并进行仿真和实验验证。在实现上述各模型及线性规划算法基础上,本文中提出了路径规划算法,该算法进一步优化线性规划算法,实现各个节点能量消耗的均衡。并实现了节点在太阳能补给下增加传输数据量,提高无线传感器网络的生命周期。经过测试,节点在休眠状态下电流值为11.9μA,最大发射功率状态下发送数据的电流值为109.8 m A。通过仿真实验,在节点个数为5、10、20、30……100时,线性规划算法与正常网络传输比较降低了系统13.68%-21.16%能耗,与最短路径算法比较,降低系统能耗5.32%-13.76%,5个节点组成的传输网络,实验验证了线性规划算法与正常网络传输比较降低了网络系统13.15%能耗。通过仿真实验,路径规划算法在30个节点时,高能耗节点数据传输次数大于线性规划算法,100个节点300轮次仿真下比线性规划算法生存节点数多21个,5个节点组成的传输网络,实验验证了路径规划算法优化了线性规划算法单个节点能耗过高问题,提高了瓶颈节点数据传输次数。