关键词： 基准电压源   亚阈值区   低功耗   高电源抑制比   无运放结构  

摘要： 运用工作在亚阈值区的MOS管产生了一个温度系数良好的基准电压,同时在输出支路使用共源共栅结构,使该基准电压源的电源抑制比得到有效提高。基于0.18μm CMOS工艺,使用Cadence中Spectre环境进行仿真,在标准TT工艺下,该基准电压源在-40~125℃的温度范围内,基准电压的变化仅为1.627 m V,温度系数为9.56×10;/℃,电源抑制比为-72.11 d B,使用5 V电源电压供电时,此基准电压源整体只消耗了164.8 n A的电流,功耗仅为0.824μW。该基准电路不仅结构简单,还具有低功耗、高电源抑制比、无运放结构的优点。

关键词： LEACH   分区   簇头选举   能量空洞   数据转发  

摘要： 针对低功耗自适应集簇分层型协议(low energy adaptive clustering hierarchy,LEACH)簇头选取不佳、网络寿命过短问题,提出一种基于分区的LEACH改进算法。该算法根据节点剩余能量、邻居节点数及距基站距离对簇头选举产生的影响,对簇头选举函数进行优化;对监测区域进行分区,不同分区采取不同的数据传输方式,减少基站附近簇头节点转发信息的负载量,有效避免基站附近“能量空洞”现象的发生。实验结果表明,相比于LEACH和LEACH-EDP(LEACH energydistance-partition)算法,本文改进算法第一死亡节点出现轮次分别推迟了23.32%、18.44%,网络寿命分别延长了32.27%、21.49%。

关键词： 微处理器  

ISBN: (纸本)9787030671479

摘要： 本书主要内容涉及多核处理器设计优化的三个方面：低功耗、高可靠和易测试；从处理器核、片上互连网络和内存系统三个方面论述多核处理器设计的低功耗和高可靠优化方法；从逻辑电路的可测试性体系结构以及存储器电路的自测试方面论述多核处理器的可测试性设计方法；从新型三维堆叠架构以及异构数据中心系统层面论述多核处理器的能效提升方法；并以中国科学院计算技术研究所自主研发的DPU-M多核处理器为例，介绍相关成果的应用。

关键词： 地质灾害监测   数据传输   LoRa   低功耗  

摘要： 针对目前使用的地质灾害监测系统普遍采用的基于2G/3G/4G及其他无线技术的单点独立通信方式所存在的功耗高、信号盲区大、费用高昂等问题,该文设计一种基于远距离无线电(long range radio,LoRa)的面向山区地质灾害监测的数传节点。系统基于STM32嵌入式控制器和SX1278无线通信模块,采用星型拓扑进行组网设计,实现远距离、高稳定性的传输链路,以解决山区地质灾害监测中的区域覆盖问题。通过在四川省某泥石流监测预警站的应用测试,结果表明:LoRa数传系统在泥石流监测区域的山地密林环境下信号覆盖范围良好(满足监测预警站800 m范围内的信号覆盖,丢包率低于5%),节点功耗低(电压3.6 V,平均静态工作电流0.39 mA,连续发射电流138.29 mA),能够有效解决复杂山区地质灾害监测数据的传输问题。

关键词： 节点缓存   低功耗有损网络   流量预测   软件设计   同步缓存   缓存置换策略  

摘要： 为缩短因Internet用户数量递增而造成的网络固有延迟,实现对流量数据信息的及时缓存处理,设计基于流量预测的低功耗有损网络节点缓存系统。以网络缓存拓扑框架作为基本数据依附条件,在按需连接通信协作器、文档替换器两类执行模块的同时,完成节点缓存系统的硬件执行环境搭建。在此基础上,提出一致性哈希算法,通过多级服务器同步缓存的处理方式建立理想化的缓存置换策略,完成系统的软件执行环境搭建,结合相关硬件设备元件,实现基于流量预测低功耗有损网络节点缓存系统的顺利应用。对比实验结果表明,与传统系统相比,所设计系统的网络固有延迟水平更低,单位时间内可转存的流量数据信息总量更大,可有效解决因Internet用户数量递增造成的数据缓存处理不及时的问题。

关键词： Turbo乘积码   BCH码   概率TPC算法   Pyndiah-Chase-II算法   编译码   低延时   FPGA   低功耗  

摘要： 目前TPC码(Turbo乘积码)常用的译码算法为Pyndiah-Chase-II算法,但Pyndiah-Chase-II算法在搜索最不可靠输入比特位置和最短欧氏距离码字的过程中,涉及大量的排序运算、复杂的分支结构和存储调度使其非常不利于集成电路硬件实现。针对上述问题,提出一种基于概率计算的TPC译码算法,该算法包括信息输入层、随机比特流生成层、BCH硬判决层、BCH&CRC校验层、输出层,其TPC码的子码采用BCH码,通过MATLAB软件进行译码算法的程序设计并完成译码性能和译码延时的仿真。仿真结果表明,该译码算法能够达到和传统的Pyndiah-Chase-II算法相同的译码性能,平均只需要两次迭代即可实现正确译码,能有效地降低译码的延时。最后完成基于FPGA的硬件设计,BCH硬判决层采用查找表方式实现,其他层的逻辑结构简单,均为门级操作,所以能够大幅度减小硬件开销和降低功耗,易于用集成电路实现。

关键词： 动态功耗   负载电容   转换时间   时钟布线   设计流程  

摘要： 本文研究纳米工艺下低功耗时钟树的设计和优化方法.以时钟信号的转换时间和负载电容作为实现时钟树低功耗的两个设计变量,基于时钟网络的寄生电阻-电容模型,分析出金属布线宽度减小、间距变大可以降低时钟树功耗,但是,该方法会对时钟树的时序产生影响.于是,本文提出一种以低功耗和低时序违例为联合约束条件的时钟树设计和优化方法,并给出了低功耗时钟树综合设计流程.实验证明,与一般经验设计相比,本文提出的时钟树设计和优化方法在典型情况下可以降低时钟网络的动态功耗10.3%,总的时序违例降低7.07%.

关键词： PCB设计   材料清单   电池供电设备   低噪音   EMI抑制   工作电压   单路   可穿戴  

摘要： Maxim公司的MAX40023/MAX40024是单路/双路放大器,最佳用在功率敏感而又需要低噪音和非常低漏电输入电流(偏压电流)的应用.MAX40023/MAX40024每路仅消耗17μA(典型)电流,同时具有低到32n V/√Hz的输入电压噪音,室温时的输入偏压电流小于1p A.器件工作电压1.6V到3.6V,具有省功耗关断模式,内部有EMI抑制,工作温度-40C到+125C.器件采用6点WLP和6引脚SOT23封装(单路)和9点WLP和10引脚TDFN封装(双路).主要用在可穿戴医疗电子,工业传感器和电池供电设备.本文介绍了MAX40023/MAX40024主要优势和特性,框图,可穿戴ECG框图以及评估板MAX40024 EVK主要特性,电路图,材料清单和PCB设计图.

关键词： 遥控器   低功耗   定时校准  

摘要： 遥控器等低功耗设备上采用内部低速振荡器作为副时钟,芯片休眠时只有内部低速振荡器可以运行,而芯片内部振荡器精度很低,如果遥控器上设定定时功能,则定时精度也会变低,影响用户使用,故探讨一种采用芯片内部高速振荡器来对芯片内部低速振荡器进行定时校准的方法,以提高定时精度。

关键词： SG-Long Rang   分频器   宽分频比   可编程   频率综合器  

摘要： 设计了一种应用于频率综合器的低功耗宽分频比分频器,该电路为国家电网SG-Long Rang无线传感网SOC芯片的频率合成器的关键组成部分。该分频器采用深亚微米BiCMOS工艺,包括第一级分频比可扩展的六级2/3双模分频器级联的可编程分频器;第二级8/9双模预分频器和7位脉冲吞咽计数器;第三级16/17双模预分频器和9位脉冲吞咽计数器。分频比设置范围从8~8703,可覆盖SG-Long Rang无线传感网200 MHz~3 GHz频段。