关键词： 逐次逼近模数转换器   无源噪声整形   低功耗   低过采样比   残差电压  

摘要： 针对一阶噪声整形(NS)往往需要增加功耗而以较高的过采样比(OSR)来实现较高的有效位数(ENOB),提出了一种低OSR、低功耗的二阶无源NS SAR ADC。该无源NS模块较高的无源增益可以更好地抑制比较器的噪声;其残差电压是通过开关MOS阵列复用积分电容实现采样,从而无需额外的残差采样电容,避免了残差采样电容清零和残差采样时kT/C噪声的产生,因此减小了总的kT/C噪声。180 nm CMOS工艺仿真结果表明,在不使用数字校准的情况下,所设计的10位二阶无源NS SAR ADC电路以100 kS/s的采样率和5的OSR,实现了13.5位ENOB,电路功耗仅为6.98μW。

关键词： Σ-Δ调制器   自稳零   双通道动态运放   AZFA技术  

摘要： 为满足高精度Σ-Δ调制器在实际应用中对于低功耗日益严格的要求,提出一种基于自稳零和双通道动态运放结合的AZFA技术的离散型Σ-Δ调制器。设计采用局部前馈、全局反馈的全差分二阶单bit量化结构,具有低功耗、低失调、低噪声、稳定性好的优点。整体电路采用SMICBCD 0.18μm工艺,工作电压为5 V。仿真结果表明,在过采样率(OSR)为512、采样时钟频率为163 kHz条件下,其信噪比、有效位数、整体功耗等相关指标均有优秀表现,适用于低速高精度低功耗系统的应用场景。

关键词： 工业软件   多线程   异步处理   队列维护  

摘要： 本文为解决多工位工业相机协同工作中出现的响应速度慢、控制器丢弃触发指令、重复触发拍照问题,提出基于多工位相机同步工作的异步处理机制,该机制包括防止重复拍照处理机制、防止相机控制系统丢弃命令流程卡死等待机制、多线程异步处理机制以及指令队列维持策略,并在多功能共晶贴片机设备完成验证。实验结果证明,该机制可较好地应用于工业软件控制,提高设备生产效率。

关键词： 分段式   电流舵DAC   低功耗   校准  

摘要： 基于SMIC 180 nm标准CMOS工艺,设计了一款面积仅为320μm×150μm的10 bit分段式电流舵数模转换器(DAC)。该设计采用“5+5”式分段,通过电阻实现高位子DAC的量化阶梯,从而减小高位子DAC所需电流。与原始的电阻量化结构相比,改变电流流向,节约了一半的电流源数量。同时通过校准电阻的方式,有效校准了结构中存在的特殊非理想特性。仿真验证结果表明,本分段电流舵DAC微分非线性(DNL)和积分非线性(INL)最大值分别为0.09 LSB和0.34 LSB,无散杂动态范围为64.52 dB,功耗为8.58 mW。与传统结构相比,该结构面积减小约80%,有效减小分段式电流舵DAC的功耗以及面积。

关键词： 通信和雷达系统   可变增益放大器   电容中和技术   宽带   宽增益范围  

摘要： 阐述一种基于电容中和技术的宽带可变增益放大器(VGA),用于高速通信和高分辨率雷达系统。提出的负电容通路有效地拓展了带宽,并在不同的增益设定下实现平坦的带内增益。仿真结果表明,VGA在增益-2.8~49.4dB调节范围内均实现带宽超过4.0GHz。它的功耗在1V的电源电压下为16.5mW,核心电路面积为0.006 mm^(2)。

关键词： 有源电感   CMOS   滤波器   宽调谐范围   低功耗  

摘要： 阐述一种具有宽调谐范围、低功耗和小尺寸特点的有源集成带通滤波器设计方案。该方案采用新型有源电感代替传统的无源电感,有效减小滤波器的尺寸和重量。通过改进有源电感电路,提高滤波器的调谐范围,能够满足不同应用场景的需求。该带通滤波器采用65nm CMOS工艺设计。仿真结果表明,滤波器的中心频率可以在2~6GHz范围内调谐,且在此范围内中心频率处的回波损耗S11均小于-20d B。在1.2V电源电压下电路功耗介于1.7~3.1m W之间,版图尺寸为368μm×319μm。

关键词： 高密度计算   多核处理器   电力芯片   低功耗设计   存储数据  

摘要： 多核处理器电力芯片是目前多种系统的重要组成部分,设计低功耗电力芯片,能够更好地保证系统正常运行。目前设计的电力芯片低功耗系统运行速度较慢,功耗难以达到用户要求,为此该文应用高密度计算设计了一种多核处理器电力芯片低功耗系统。兼容系统多核处理器与层次化AHB总线,探索处理器电力芯片的整体结构,集中处理存储数据信息,不断调整系统算法参数,通过高密度分析引入矩阵进行数据解析,确保运行过程的安全性。在分析处理器调度性能的基础上,利用高密度处理对数据进行层次化处理,避免数据冗余造成的系统运行故障。实验结果表明,引入所设计系统后电力芯片功耗减少了60%,加速比达到3.992,可以有效提高电力芯片运行性能。

关键词： 模数转换器   数模转换器   低噪声比较器   失调校准   采样保持   逐次逼近寄存器  

摘要： 该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。

关键词： 龙芯3A   龙芯   自主可控  

摘要： 2023年11月28日,新一代国产CPU——龙芯3A6000在北京正式发布,这款无须依赖任何国外授权技术的CPU的问世,标志着国产CPU在自主可控程度和产品性能上攀升至新高度。

关键词： 精密定轨   ARM架构CPU   多线程   OpenBlas  

摘要： 以国产飞腾CPU为例,讨论在国产ARM架构CPU基础上的导航卫星精密定轨解算效率优化方法。基于导航卫星精密定轨解算流程中钟差约化和法方程求逆耗时较多,分别利用多线程和OpenBlas对上述2个过程进行优化。结果表明,优化后解算效率大幅提升。钟差约化方面,采用100个测站32颗导航卫星进行解算时,原始单历元平均耗时1.105 s,优化后为0.188 s;法方程求逆方面,原始求逆平均耗时2 264 s,优化后仅需78 s。