关键词： FPGA   CAM   Hash join   Aggregation   Main memory   Relational database  

摘要： The join and group-by aggregation are two memory intensive operators that are affecting the performance of relational databases. Hashing is a common approach used to implement both operators. Recent paradigm shifts in multi-core processor architectures have reinvigorated research into how the join and group-by aggregation operators can leverage these advances. However, the poor spatial locality of the hashing approach has hindered performance on multi-core processor architectures which rely on using large cache hierarchies for latency mitigation. Multithreaded architectures can better cope with poor spatial locality by masking memory latency with many outstanding requests. Nevertheless, the number of parallel threads, even in the most advanced multithreaded processors, such as UltraSPARC, is not enough to fully cover the main memory access latency. In this paper, we explore the hardware re-configurability of FPGAs to enable deeper execution pipelines that maintain hundreds (instead of tens) of outstanding memory requests across four FPGAs-drastically increasing concurrency and throughput. We present two end-to-end in-memory accelerators for the join and group-by aggregation operators using FPGAs. Both accelerators use massive multithreading to mask long memory delays of traversing linked-list data structures, while concurrently managing hundreds of thread states across four FPGAs locally. We explore how content addressable memories can be intermixed within our multithreaded designs to act as a synchronizing cache, which enforces locks and merges jobs together before they are written to memory. Throughput results for our hash-join operator accelerator show a speedup between 2x and 3.4x over the best multi-core approaches with comparable memory bandwidths on uniform and skewed datasets. The accelerator for the hash-based group-by aggregation operator demonstrates that leveraging CAMs achieves average speedup of 3.3x with a best case of 9.4x in terms of throughput over

关键词： 低功耗   高电源电压抑制比   基准电压源   预调节  

摘要： 提出了一种以传统的带隙基准核心电路架构为基础,采用一阶温度补偿技术、运用跨导运算放大器、设计预调节电路结构以及RC滤波电路对基准电压源的电源电压抑制比进行提高。是基于Cadence Spectre软件,在0.18μm CMOS工艺下进行设计与仿真。设计完成了电路版图,版图面积约为0.047mm^(2)。仿真结果表明,该电路可以在1.5~4.5V电源电压下稳定输出1.2V电压,最低功耗为11.66μW。在电源电压为2V、-40~125℃时温度系数为10.8ppm/℃,低频电源电压抑制比为-88.9dB,在1kHz时电源电压抑制比为-83.9dB。

关键词： 室内通信   商务市场   复合增长率   低时延   网络流量   Wi-Fi   高速率   低功耗  

摘要： 当网络流量爆发式增长、室内通信成为主要联网场景时,Wi-Fi的重要性与日俱增,而Wi-Fi 6的出现可谓恰逢其时。Wi-Fi 6具有高速率、高密度、低功耗、低时延等特征,业界对其前景普遍持有乐观预期。例如Gartner认为,从2019年至2023年,Wi-Fi 6企业与中小型商务市场规模将从2.5亿美元增长至52.2亿美元,年均复合增长率将高达114%。

关键词： 低功耗   智慧农业   土壤温湿度   实时监测   NB-IoT   云平台  

摘要： 在野外检测时,电池续航能力成为衡量系统的重要指标,为解决嵌入式系统高能耗问题,设计的土壤温湿度远程实时监测系统,在元器件选择、低功耗模式切换、软件优化等方面采取低功耗设计。单片机处理传感器采集到的数据,然后利用NB-IoT无线通信技术将数据发送到华为云平台,技术人员可以通过实时数据判读土壤的温湿度情况。经验证,在保证测量精度的前提下,系统休眠状态时通信模块耗流低至3μA,射频发射状态时耗流优化至220 mA。

关键词： 低功耗设计   嵌入式系统   电磁干扰   电池驱动  

摘要： 嵌入式系统系统设计较为复杂,其中涉及到诸多内容,如何对系统进行低功耗设计,则是设计的重点和难点所在。究其根本,嵌入式系统并不具备持久电源供应支持,多是选择电池为系统提供电力支持,并且很多的嵌入式系统均会受到质量、体积等因素限制,因此无法提供大电量支持。嵌入式系统运行中,部件产生能量也会加剧功耗,为了解决散热问题会进一步加剧系统功耗。关于嵌入式系统的低功耗设计,需要综合考量集成电路工艺、硬件和软件等内容,设计最佳的低功耗方案。本文就嵌入式系统低功耗设计展开分析,在分析导致功耗大的因素基础上,结合原理选择最佳的低功耗设计方法,以求提升设计有效性。

关键词： 无线传感器网络   低功耗设计   目标探测   网状拓扑  

摘要： 基于无线传感器网络的目标探测系统利用磁场、振动、声音等环境参数的变化实现对移动目标的探测。针对无线传感器网络的能量受限问题,从传感器节点硬件选型、节点休眠设计、网络拓扑结构设计和数据传输协议设计等方面出发,进行系统低功耗设计优化。实验结果表明,该探测系统在传感器节点采用容量4 A·h锂电池,采样率10 Hz情况下,平均工作电流仅为3.78 mA,连续工作时长可达33天。

关键词： 集成开发平台   CCS   超低功耗单片机   SP4   IAR  

摘要： MSP430G2553单片机的集成开发环境(IDE)主要包括CCS和IAR两种。IAR由第三方公司开发,需购买版权,所以优先推荐选择免费的CCS(Code Composer Studio)。CCS是TI公司为MSP430/MSP432单片机、数字信号处理器(DSP)推出的集成开发环境,最新版CCS已升级到10.*.*。