关键词： CMS   ETL时间探测器   TDC   延迟链   时间分辨率   集成电路设计  

摘要： 大型强子对撞机(Large Hadron Collider,LHC)是世界上最大的,也是能量最高的质子加速器。其在粒子质量起源、超对称物理、暗物质等物理研究领域起着重要的作用。紧凑缪子线圈(Compact Muon Solenoid,CMS)是LHC上重要的通用型探测器之一。LHC在2025年至2027年中期的第三次Long Shutdown(LS3)进行Phase-Ⅱ升级,升级后的对撞质心能量将达到14 TeV,峰值亮度将达到5×1035 cm-2s-1,每个对撞周期的堆叠事件将达到200 PU(Pileup)。为了能让CMS探测器在LHC Run4～5(2027～2038年)期间工作在2.5倍于当前亮度和5倍于当前堆叠事件的条件下,升级中需加装一个最小电离粒子(Minimurn Ionizing Particles,MIP)时间探测器以精确测量粒子到达时间,从而提高探测器的粒子重建性能。而MIP时间探测器的ETL(Endcap Timing Layer)采用 了低增益雪崩传感器(Low-Gain Avalanche Detector,LGAD)与ETROC(ETL Readout Chip)读出芯片相结合的方案,则要求ETROC芯片中时间数字转换器(Time-to-Digital Converter,TDC)需具备较高的时间分辨率、较宽的动态范围以及较低的功耗。本文的主要研究工作是针对CMS探测器Phase-II升级中ETL时间探测器的时间测量背景,研发了门控环形延迟链结构的TDC,旨在解决ETL时间探测器中时间信息测量的读出电子学设计所面临的复杂问题和严峻挑战。其具体研究内容和创新点体现在如下几个方面:1.提出了一种门控环形延迟链的新型架构抗辐照TDC:将63个定制版图的二输入与非门首尾相连构成门控环形延迟链,被测脉冲控制环形延迟链的振荡,从而降低电路功耗;使用环形栅(Enclosed Layout Transistors,ELT)版图与非门,显著地增强了电路抗辐照能力。环形延迟链能同时测量脉冲的到达时间(Time ofArrival,TOA)和过阈值时间(Time over Threshold,TOT),提高了测量效率。采用这种结构设计的ETROC1 TDC芯片在1.2 V供电、室温条件下的测试结果表明,延迟链的平均Bin Size为17.8 ps,当事件击中率为1%时,TDC的功耗仅为97 μW。X-ray辐照实验结果表明,该结构TDC经受总剂量23.8 KGy辐照后仍正常工作。2.解决了延迟链中延迟单元校准的问题,采用320 MHz时钟可调脉冲校准方案,能够精准获得延迟单元的平均延迟时间:选用320 MHz时钟的两个脉冲作为TDC的被测信号,每一次TDC测量都会产生一组校准数据,对其统计分析即可得到延迟单元的平均延迟时间。ETROC1 TDC芯片的测试结果表明,采用该校准方案得到的平均延迟时间的准确率为99%;通过进一步修正,校准得到的平均延迟时间准确率提高到了 99.9%。3.提出了一种时钟追赶的TOA测试方法,更加高效精准地测出了 TOA的时间数字转换性能:使用40.001 MHz的时钟作为TDC的被测信号,与TDC系统时钟(40 MHz)之间形成追赶,快速获得TOA时间测量转移曲线。测试结果表明:TOA的时间分辨率为17.8 ps,测量动态范围为11.6ns,积分非线性小于±1 LSB,微分非线性小于±0.6LSB,时间测量精度在全量程范围内都好于9.9ps RMS。4.提出了对TDC电源进行分割及退耦补偿的优化方案,从而提高了延迟链电路的电源稳定性,减小了电源噪声:针对ETROC1 TDC芯片的测试结果,将ETROC1 TDC的单电源供电分割为模拟与数字电源独立供电,模拟电源网络退耦电容容量从60 pF增加到443.5 pF。仿真结果表明,该优化方案将模拟电源的振荡幅度减小了约60%。优化后的ETROC2 TDC芯片于2021年7月流片生产。ETROC1 TDC芯片在SMU光电实验室已完成性能测试和辐照测试,测试结果均满足设计要求。ETROC1 TDC的性能在单通道链路芯片中得到了进一步的验证。验证结果表明,比较器输出脉冲到达时间(TOA)的抖动仅为8.5 ps,并利用TOT对TOA进行修正从而得到了更准确的到达时间。预计2021年11月对ETROC2 TDC芯片进行测试,测试结果满足设计要求后,ETROC2 TDC将会被应用到正在研发的ETROC2芯片中。

关键词： Python   运维   多线程  

摘要： 随着计算机应用技术的普及和深入,信息系统的运维支撑工作也需要得到升级革新.使用Python语言,结合其第三方丰富的程序库,在网络运维方面,通过Python多线程技术的应用,可以使运维效率得到大幅度的提升.本文通过具体的应用实例,介绍了Python相关技术在网络运维方面的优势.

关键词： 协同设计   能量采集   阻抗   PMU   低功耗   低压  

摘要： 近年来,随着物联网技术的飞速发展,物联网节点的应用范围不断扩大。本文针对大量物联网节点供电难的问题,在国家规定的超高频射频识别技术使用的920MHz～925MHz的频带范围内,设计了一款射频能量采集与管理芯片,用于给物联网节点无线供电。针对远距离供电时芯片接收灵敏度较低的问题,本文基于天线和整流器协同设计理论,完成了高灵敏度能量采集系统的设计,并给出了对应的能量管理方案和具体的电路实现,最终在TSMC 180nm CMOS工艺下流片并完成测试。首先,本文在介绍天线和整流器协同设计理论的基础上,完成了射频能量采集系统的设计,其中包括一个弯折偶极子天线和一个多级全差分整流电路。根据协同设计理论,在优化整流器参数的同时考虑其输入阻抗,根据整流器的输入阻抗设计对应的天线,从而实现天线和整流器之间的直接共轭匹配,避免了传统RLC阻抗匹配网络中非理想元件造成的能量损耗。通过天线和整流器联合测试验证表明,在100MΩ等效负载的情况下,整流器输出电压为1.03V时,能量采集系统灵敏度达到-28.5d Bm。其次,设计了一个能量管理系统,其中包括一个低功耗的开关式能量管理单元(PMU)。远距离无线供电条件下,芯片接收到的能量不足以为耗能模块持续供电,因此采用占空比式的工作模式,即先储能再耗电,PMU的作用就是在正常工作周期中控制能量传输链路的通断。由于在芯片的整个工作周期PMU都在正常耗电,因此其功耗直接影响能量采集系统的接收灵敏度。仿真结果表明,设计完成的PMU开启和触发断电的临界值分别为1V和0.68V,且PMU系统总功耗不超过15n W。能量管理系统还包括低压低功耗LDO和电流基准电路。LDO和电流基准电路的作用是在0.68V～1V的电源电压变化范围内,输出一个稳定的直流电压和基准电流。根据低压低功耗的系统要求,以n A级的电流偏置完成了LDO电路的设计。仿真结果显示,负载电流为20μA～80μA时,LDO可以稳定输出500m V的电压,静态功耗不超过900n W。在CMOS电流基准电路中,采用衬底偏置技术降低其最低工作电压。仿真结果显示,电流基准最低工作电压为0.68V,可以稳定输出150n A的基准电流,静态功耗不超过800n W。测试结果表明,能量管理部分电路功能均可以正常实现。综上所述,本文针对物联网节点的无线供电问题,设计实现了一款射频能量采集与管理芯片,在TSMC 180nm CMOS工艺下流片并完成测试。测试结果表明,在100MΩ等效负载的情况下,整流器输出电压为1.03V时,能量采集系统灵敏度达到-28.5d Bm。此外,测试中能量管理部分电路功能均可正常实现,且总功耗约为1.7μA。

关键词： LDO   超低功耗   宽输入范围   动态零点补偿   软启动  

摘要： 随着电源管理芯片应用领域的增多以及相应技术的飞速发展,电源管理芯片的输入电压范围需求明显增加,目前最新的车载电子系统的供电电压高达48V。其次芯片能耗迅速上升与电池技术发展缓慢的矛盾,限制了诸多电子设备的应用潜力。针对上述问题,本文研究并设计了一种超低功耗、宽输入范围的LDO。本文首先简述了LDO的工作原理,之后对低静态电流LDO的环路稳定性和快速瞬态响应进行了研究与分析。针对汽车电子等高供电电压的应用场景,本文设计了一种预偏置LDO电路,将宽范围输入电压转为内部相对稳定的低压电源,从而兼具高性能和低功耗的设计需求。在低静态电流LDO中,受到误差放大器尾电流的限制,无法将误差放大器的输出极点推到高频,而输出极点随负载电流的变化范围极宽,本文通过设计零极点追踪补偿网络降低误差放大器输出处的相位裕度衰减,同时在输出极点处设计动态零点补偿电路,实现负载电流追踪和负载电容追踪,在全负载和宽输出电容范围下保证LDO的稳定性;尾电流的限制带来的另一个问题是误差放大器的摆率降低,瞬态响应变差,本文设计了一种基于动态电流偏置的瞬态响应增强电路,该电路不经过误差放大器主环,直接对误差放大器输出端进行充放电,有效提高了瞬态响应能力。为了提高LDO芯片的可靠性,设计了一种软启动电路,避免启动过程中的浪涌电流及芯片内部模块误开启,同时芯片内部集成有欠压、过温、过流保护电路。针对在现有工艺下高温时主功率管漏电严重的情况,设计了高温电流泄放电路,保证在空载时LDO可以正常工作。本文基于0.18（?）m BCD工艺,设计了一种超低功耗、宽输入范围LDO,并使用spectre仿真软件对所设计的子模块和LDO整体系统进行了仿真验证。其输入电压范围为3.6V-40V,输出电压为固定的3.3V和5V,输出负载电容的范围为1（?）F-200（?）F,轻载下的静态电流仅有4.6（?）A,线性调整率为0.011m V/V,负载调整率为0.045m V/m A,低频电源抑制比达到了102d B,负载电流在1m A到100m A之间跳变时,下冲电压为331m V,过冲电压为221m V。

关键词： 水声通信   多通道收发   低功耗   自动增益  

摘要： 近年来,由于环境破坏日益严重及资源消耗过快等问题,人们逐渐将重心投向海洋。随着世界各国在海底进行各种活动,例如资源探测、军事活动及生物考察,这使水声通信技术得到进一步发展。然而,水声通信的带宽比较窄,这极大限制了信道容量和通信速率。且相比陆上的通信,水声通信环境也更为复杂恶劣,特别容易受到温度、潮汐及盐碱度等因素的影响。而多通道接收和发射技术可以在带宽不变的情况下,成倍提高信道容量和通信速率,并显著降低误码率。因此,基于多通道接收和发射的水声通信机成为了研究重点。同时由于通信机需要在水下长时间工作,这要求其待机功耗要尽可能低。针对这些情况,并参考相关理论与电路,本文设计了一个多通道收发且低功耗的水声通信机,同时满足小体积和远距离通信的要求。本文对数字处理电路、双通道发射机及八通道接收机进行了方案分析与电路设计,并通过相关实验验证了通信机硬件的可行性。本论文的主要工作概况如下:1、介绍水声通信机硬件的系统框架,并阐述水声通信机的基本原理。针对多通道数据处理能力的要求,设计了一款FPGA+ARM+DSP的数字处理电路。同时,针对低功耗的要求,提出了一种二级值班电路。该值班电路拥有两级检测电路,第二级检测电路对唤醒信号的幅度进行检测,当该信号大于接收阈值时,唤醒低功耗处理器MSP430。随后,该处理器启动第一级检测电路,对唤醒信号进行采集分析,进而唤醒通信机。在该电路方案下,水声通信机的待机功耗低至18m W,大幅度提高了通信机的待机时间。2、详细地介绍了发射电路的信号链和具体电路的实现方式,完成双通道发射机的设计。同时,将发射机电路与系统其它电路进行分离,把双通道发射机做成模块化电路,方便发射通道的拓展。此外,对传统型D类功率放大电路的效率进行提升,采用了一种新型的D类功率放大电路。其对信号进行功率放大,提高发射机的效率。同时,针对水声换能器进行阻抗匹配,进一步提高发射机的效率。3、对通信机的接收电路进行分析,详细地介绍接收电路的信号链,完成八通道接收机的设计。同时,将接收机电路与系统其它电路进行分离,把八通道接收机做成模块化电路,方便扩展接收机通道。除此之外,针对接收机通道之间增益不独立和不连续的问题,采用四枚AD605双通道模拟增益芯片,进行自动增益放大电路的设计。该方案使接收通道的增益独立且连续,并有着高达48d B的动态增益范围。4、实物制作与实验验证。根据电路图进行实物制作,然后完成水声通信机的整机调试。并对发射机和接收机的相关指标进行测试,以验证电路的性能。最后,对水声通信机进行了水池和万绿湖实验,进一步验证了通信机的可行性及长达8千米的通信距离。

关键词： SHA-256   效能   硬件电路   低功耗  

摘要： 随着数字时代的发展,数字化信息对信息安全提出了巨大的挑战。加密算法作为保障信息安全的重要手段因此被广泛研究,其中以SHA-256算法为代表的哈希安全算法凭借单向不可逆性、哈希值分布均匀性、对消息的抗碰撞性等特点被广泛运用到信息加密领域。然而硬件实现该算法存在大量连续数据加密时功耗较大的问题,由此带来成本、性能及安全等问题,因此进行高效能SHA-256硬件研究极其重要。论文首先以电路性能为首要指标进行优化,通过分析基本算法,对数据迭代电路关键路径采取两级流水线切分,构造中间变量进行预计算,对数据扩展电路进行延时平衡处理,避免成为新的关键路径;在此基础上根据算法特点分别构造专用多输入加法器,并对部分加法器进行固化处理,大幅度缩短关键路径延时中占比较大的加法器延时;而后在保证性能的前提下以电路功耗为首要指标继续进行优化,通过全定制动态触发器和缓存器,有效降低电路的寄存器功耗;针对数据扩展电路连续进行数据存储,带来冗余功耗的现象,提出REGFILE存储电路代替传统移位寄存器链电路,实现数据固定周期存取,降低寄存器冗余跳变带来的相关功耗,最终降低整体电路功耗,实现整体电路能效的提升。本文采用TSMC 7nm工艺完成了全定制单元设计,最终完成整体硬件电路设计。实现在性能提升192%的同时功耗降低48.4%,对应效能提高93.9%,与同类研究相比效能提高明显,经后端布局布线后,通过测试数据,本文设计SHA-256硬件电路最高主频可达到920 MHz,频率为800 MHz时,功耗为22.2 m W,实现电路效能可达36.04 Ghps/W。

关键词： 低功耗物联网   标签识别   网络规划   无芯片标签   网关部署   冲突避免  

摘要： 近年来,物联网技术快速发展,成为实现智慧城市“自动感知、快速反应、科学决策”的重要技术支撑。低功耗物联网面向低速率、大规模节点连接的应用场景,其架构可分为感知识别层、网络构建层、管理服务层以及综合应用层。标签识别是感知识别层中获取低功耗物联网节点信息的重要基础,为网络提供必要的信息来源,网络规划是网络构建层中优化低功耗物联网节点组网,满足其覆盖、传输等需求的重要技术,二者对提升低功耗物联网系统性能至关重要,受到了学术界及工业界的高度重视。研究学者已在低功耗物联网标签识别与网络规划领域开展了大量研究工作,但相关研究成果仍存在以下不足:在标签识别方面,现有标签成本较高,且低频段标签检测距离较短,不利于标签的大规模部署及远距离检测;在网络规划方面,低功耗物联网节点多样,使用频点不同,现有工作无法满足不同节点的覆盖需求,且大规模节点冲突严重,现有工作无法有效建模并分析大规模节点冲突避免问题。鉴于现有研究工作的不足,本文围绕低功耗物联网的标签识别与网络规划两个方面,设计功耗低、成本低、效率高的低功耗物联网系统性能提升方法,以满足不同应用场景需求。本文主要工作及贡献如下:1.概述了低功耗物联网的架构、特点、应用场景及典型技术,介绍了现有相关工作,阐述了现有研究的不足与挑战。2.研究了低功耗物联网标签反射信号特征,设计了新型低成本、对信号极化方向不敏感的无芯片标签。本文利用标签自身谐振对信号的反射特征,提取反射信号频谱信息。为了增大信号反射系数衰减值,设计了对入射信号极化方向不敏感的对称型圆环凹槽无芯片标签。进一步,利用反射信号频谱的波峰波谷特征,对标签进行二进制编码。为了提高编码准确度,设计了频率误差匹配算法编码标签。通过实验验证,系统能够有效编码10位(210=1024)以上数量标签,检测成功率达到95%以上,并有效降低了标签成本。3.研究了低功耗物联网近场能量传播模型,设计了无源设备扩展了近场通信距离。针对近场能量传播与互感耦合的非线性模型,增大搜索步长降低可行域,设计了基于贪心机制的算法搜索中继线圈最优参数。进一步,为了抵抗人体干扰,构建了谐振型无线能量传播模型,通过优化谐振腔参数扩大通信距离。为了实现读写器与标签的双向传播,加入可变电容调节中继线圈谐振频率,增大线圈在标签回传信号下的品质因数。该无源设备完全由电容和铜线构成,不需外加电源。经过实验验证,系统将通信距离扩大至目前的十倍。所研制的设备为首个便携式无源中继线圈设备,可稳定运行于多径环境中及商用手机上。4.针对低功耗物联网节点上下行频点不同的特征,提出了非授权频段混频网络网关规划策略。为了确定网关的有效覆盖距离,分析了低功耗物联网中非授权频段网络的边缘传输速率模型及路径损耗模型。进一步,根据低功耗物联网节点不同频率的使用情况,采用上下行异频的网关对其进行覆盖,将问题建模为点覆盖问题。为了求解上述问题,根据节点不同的覆盖需求设计贪婪算法求解网关最优数量及位置。针对信号多径干扰问题,利用瑞利分布拟合信道,得到网络吞吐量、能量效率模型的解析表达。本文通过提高网络覆盖冗余度实现覆盖目标,通过仿真表明,与单一网关覆盖网络相比,本文所提出的方法将网络吞吐量及能量效率同时提高了两倍。所设计的首个非授权频段混频网络网关规划方案满足了节点的不同覆盖需求,避免了全双工网关自干扰问题。5.针对低功耗物联网大规模节点并发场景,提出了冲突避免分析模型。基于低功耗物联网终端节点的有限数据缓存区,利用队列模型建模缓存区长度。为了同时考虑重传次数及缓存区队列长度,利用马尔科夫链同时建模重传次数及队列长度的状态转移过程,证明了马尔科夫链具有唯一稳态分布。通过求解马尔科夫链稳态分布,得到了数据包成功传送的概率以及系统吞吐量模型的解析表达。最后通过实验验证了数据包生成速率、队列长度、重传次数及节点数量对系统吞吐量的影响,证明了模型分析的有效性。6.本文最后总结了全文的主要研究内容,并展望了未来研究方向。

关键词： CMOS图像传感器   像素阵列控制   模拟电路   噪音  

摘要： CMOS图像传感器以其集成度高、速度快、功耗低和成本低等优势已经在大部分应用场合取代了CCD图像传感器。相比较于CCD的电荷转移方式,CMOS图像传感器的像素输出以电压形式传递到读出电路,所需要的时间短并且更有利于高速成像。此外,CMOS图像传感器还可以支持更为复杂电路部分的设计实现,例如高速片上模拟前端读出电路、模数转换电路和高速输出接口等,这使得CMOS图像传感器在高速、低噪音、低功耗成像方面展现出了显著的优势。随着近些年CMOS图像传感器制造工艺的发展和设计水平的进步,其读出噪音、暗电流和图像均匀性等指标已经逐渐超越CCD图像传感器。本文首先提出并研究一种CMOS图像传感器的像素阵列操作方法,该方法对像素进行流水线操作以提升传感器工作速度。通过同时操纵相邻两行或多行像素控制时序,可以极大程度地减轻由像素阵列控制信号线延迟引起的传感器帧频限制。在像素曝光控制方面引入了曝光数字状态机,将传统曝光起始操作时间从几百纳秒降低至几十纳秒。为了验证所提出的方法,本文对一个像素阵列矩阵进行了建模和仿真。结果显示通过流水线像素操作,可将像素阵列输出差异的峰峰值从25m V降低至4m V。基于所提出的流水线像素阵列操作方法,本文对配合流水线像素操作的模拟前端读出电路进行设计,并对其噪音性能进行了详细分析。在高增益条件下,流水线像素操作仅比传统像素操作增加30u V的等效输入噪音。其次,本文在具有低功耗计数方式的双斜坡ADC基础上,提出一种基于列级振荡器产生高频时钟的低功耗ADC结构。对于斜坡式ADC而言,高频计数时钟的传输和驱动消耗大量的功耗。本文提出的结构使用列级振荡器在本地产生高频计数时钟,列级振荡器只在有需要的情形下提前开启,可以节省掉高频时钟的传输功耗。本文对提出的列级低功耗ADC进行了全部设计和后仿真,仿真结果表明该ADC结构在10位量化精度、转换时间为1.4us情况下,DNL为+0.55/-0.41,INL为+1.63/-1.2,单列ADC的功耗仅为14.1u W。再次,本文对像素滤波方法进行了研究。对带宽限制、相关双采样和相关多采样进行了详细的数学分析。对相关多采样次数和采样间隔对噪音的影响进行了研究。同时提出一种随机电报信号噪音的自适应滤波方法。通过对像素的噪音进行阈值判定,并自动选择平均滤波或最大值最小值滤波方法,可以大幅降低像素随机电报信号噪音。对随机电报信号噪音的滤波算法验证结果显示在使用本文提出的算法后,随机电报信号噪音在7DN以上的像素数量减少约68%。最后,本文基于180nm CMOS图像传感器工艺设计了一款像素阵列感光面积为21.45mm x 21.45mm,像素结构为4T的CMOS图像传感器测试芯片。基于该测试芯片,对本文提出的流水线像素操作、曝光状态机控制、模拟前端读出电路以及随机电报信号噪音的滤波方法进行了详细验证。使用本文提出的流水线像素操作方法,可以在1.25us行时间下保证像素控制信号和输出信号稳定,并实现2个电子的读出噪音。

关键词： 逐次逼近型模数转换器   低电压   低功耗   开关算法   比较器  

摘要： 模数转换器(ADC)是连接自然界模拟信号和数字信号的桥梁。大量生物医疗系统、环境监测、移动设备、可穿戴设备等无线传感器网络应用场合需要中等分辨率、较低采样率、低电压低功耗的ADC,逐次逼近型(SAR)ADC因其自身的独特优势成为最优选择。本文旨在设计一款适用于各种无线传感器网络应用的10bit低电压低功耗SAR ADC。论文综述了低电压低功耗SAR ADC的国内外研究现状,总结了主要的设计技术,在此基础上进行了系统级、晶体管级以及版图级的设计。提出了一种基于“联合-分裂”的低功耗电容数模转换器(DAC)开关算法,在高两位数字码产生的过程中避免了电容从参考电压源吸取能量,显著降低了电容DAC开关能耗,同时利用“联合-分裂”操作和最后一步切换的浮置操作,使得开关算法只需要两个参考电平,此外对称的切换操作使得DAC上极板共模电压基本保持不变;设计了相应的电容DAC和数字控制逻辑电路。分析了级联输入比较器中仍存在的功耗浪费问题,在此基础上对电路进行了改进,加入预放大级控制电路,在比较结果产生后立即将预放大级尾电流管关断,避免了预放大级不必要的充电操作,在保证噪声性能的同时降低了比较器的功耗。另外设计了带有减小电荷泄漏模块的栅压自举采样保持电路,保证了ADC的采样和转换精度。本文基于TSMC 40nm 1.1V标准CMOS工艺,设计了电路与版图,版图面积约为0.0177mm,并在0.6V的低电源电压、200k S/s的采样率下进行了后仿真验证。输入为近奈奎斯特频率正弦信号时,其信噪失真比(SNDR)为59.07d B,有效位数(ENOB)为9.52bit,无杂散动态范围(SFDR)为74.67d Bc,功耗为404.67n W,品质因数(FoM)仅为2.76f J/conv-step,满足了设计目标要求。