关键词： 云计算   FPGA   设计验证   时序推测   RISC-V  

摘要： 随着人们对处理器性能要求的提高,现代处理器的硬件设计变的日益复杂。对开发者而言,随之而来的设计和验证工作也大幅增加。其中,完备的功能仿真和FPGA原型验证已经变得越来越重要,而搭建仿真环境和FPGA验证平台往往又是验证工作中最为耗时和成本最高的环节。而且使用本地的FPGA进行原型验证还普遍存在着伸缩性差、可用性低以及维护成本高等问题。目前,云服务商在云端为用户提供了强大的计算资源和高性能的FPGA板卡,用于机器学习、视频转码等硬件加速服务,这为在云端开展处理器的仿真与FPGA验证提供了可能性。本文利用阿里云提供的FPGA云服务平台Faa S(FPGA as a Service,Faa S),以定制RISC-V处理器设计为目标,探索了在云端搭建仿真和FPGA原型验证平台的设计流程。首先,本文利用阿里云提供的FPGA实例,搭建了用于硬件仿真的验证环境。然后,利用专有网络和安全组配置,将仿真环境所在的虚拟主机与云端的FPGA实现通信。开通了对象存储服务OOS,将存储空间Bucket授权给F3实例,完成了线上线下文件互传。借助上述开发和仿真环境,对定制后的RISC-V处理器TS-PULP完成了在云上仿真和功能验证,并验证了PVT自适应Cache在TS-PULP系统中的功能正确性。为了将功能验证后的TS-PULP加载到云端的FPGA上,本文修改了TS-PULP的顶层模块接口,适配阿里云提供的统一的Shell用户接口。接着,本文分析阿里云提供的编译脚本,将TS-PULP与Shell接口经过编译后实现了接口互联,并执行了综合、布局布线等操作,生成综合时序报告。最终将编译完成后的设计文件上传至对象存储空间,并生成TSPULP的加密镜像加载至FPGA云上。本文在使用云服务商提供的Vivado设计套件中仿真工具完成了对用户设计的功能仿真。本文分别在配置为16核v CPU、64Gi B内存的云上主机和4核CPU、16Gi B的本地主机上进行了仿真实验。统计了12个来自BEEBS基准测试程序仿真时间的结果表明,云上仿真花费的总时间为10.92小时,而本地仿真需要16小时,云上的平均仿真时间比本地减少了近30%。

关键词： SRAM   低功耗   负位线   数据保持   低漏电  

摘要： 静态随机存取存储器（Static Random-Access,SRAM）具有速度快、稳定性好的特点,是So C芯片中不可或缺的部分。近年来,SRAM的需求量持续提高,但面临的挑战也在不断增多。随着工艺节点的进步,SRAM的性能越来越好,面积也越来越小,这时功耗问题就变的更加突出。因此,低功耗SRAM技术的研究具有重要意义。本文基于28nm LP（Low Power）平台,分别从动态功耗和静态功耗两方面对低功耗SRAM技术进行研究。低电源电压下SRAM会出现数据写入困难的问题,采用传统负位线技术可以有效提高SRAM的写能力,但同时也会使写操作时位线的电压摆幅过大,从而导致动态功耗上升。针对该问题,本文基于标准6管SRAM电路提出了一种自调节负位线技术,可根据存储单元写入情况自动调节至合适的负位线电压,在提高写能力的同时,有效延长数据存取管寿命和降低电路功耗开销。与传统负位线电路相比,SRAM数据存取管寿命可提升约5到9倍,在电源电压向上波动时负位线电路的功耗可降低约60%。SRAM的静态功耗主要来自于存储单元阵列的漏电流,为了降低存储单元阵列的漏电,本文提出了低漏电设计方案,根据SRAM的待机时长,设计了浅度睡眠、深度睡眠和关断模式以降低存储阵列的漏电功耗,并提出字线隔离的方法解决睡眠模式下可能出现的数据丢失、漏电增加的问题。与传统结构相比,低功耗SRAM在浅度睡眠、深度睡眠和关断模式下,漏电功耗分别下降约54%、62%和96%。

关键词： BOOST型DC-DC   迟滞电流模式控制   低功耗   低压启动  

摘要： 随着电子设备小型化、低成本、高效率的要求。尤其是IOT设备的增长,在许多场景中,例如干电池和纽扣电池供电的应用,需要用到升压芯片给传感器或者通讯模块供电。传统的BOOST静态功耗较大,静态功耗往往都在10 u A以上,只有在传感器和通讯模块工作时才打开升压芯片,往往会带来信号检测延时。本文设计了一款静态功耗低至2.5 u A的BOOST型DC-DC转换器,在低电源电压下能够正常工作,具有CCM,DCM,突发模式三种工作方式。本芯片采用迟滞电流模式控制,通过对电感电流进行全周期采样,得到锯齿波信号,进入迟滞比较器得到方波控制功率级,对输出电压进行调节;迟滞电流控制模式无需斜坡补偿电路,无需振荡器电路,适用于低功耗设计。芯片采用同步整流技术,设计了启动振荡器与电荷泵保证低压启动能力;根据不同的负载,可以CCM,DCM,突发模式切换。本文提出了一种结构简单的实现突发模式的方式,通过检测误差放大器输出电压切换工作阶段与非工作阶段。当负载电流较低时,可以通过B-EN引脚使芯片进入突发模式,或维持DCM模式,以获得更高的效率或更低的纹波。突发模式可提供至多20 m A的负载电流;在突发模式下,芯片内大部分模块关断,负载电流由输出端电容供电,当电压下降到设定的阈值后,再通过迟滞电流模式对输出电压进行充电,该模式下纹波约为30～80 m V,静态电流低至2.5 u A;上电与关断过程由内置突发模式控制电路完成,该控制电路通过检测EA比较器输出信号来实现对芯片的控制;设计的突发模式电路结构简单,系统功耗较低。基于GSMC＿L018S4G9工艺,对设计的芯片进行了仿真分析。经过仿真验证,本芯片具有1.2～4.5 V宽输入电压范围,2.4～5.5 V输出电压范围,静态功耗低至2.5 u A,最大电感电流为1 A,CCM模式下输出电压纹波约为10 m V,20 u A下转换效率可达80.78%,100m A下转换效率可达94.13%,可满足各种电池供电的小型电子系统的要求。

关键词： 二维材料   场效应晶体管   负电容   亚阈值摆幅   低功耗  

摘要： 进入本世纪,金属氧化物半导体(Metal Oxide Semiconductorn,MOS)集成电路依赖于“摩尔定律”得到了巨大的发展。但是,MOS器件已经快达到其物理尺寸的缩放极限,在金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistorn,MOSFET)尺寸缩放的同时,如何降低MOSFET的工作电压以减小功耗就尤为重要。但是对于常规的栅极电介质材料,基于玻尔兹曼分布的玻尔兹曼极限定义了室温下MOSFET的60 m V/dec亚阈值摆幅极限,很难继续做到降低。如何突破MOSFET的亚阈值摆幅极限,降低器件功耗成为场效应晶体管研究的关键。因此,本文针对如何降低器件功耗的问题展开研究具有重要的实际应用价值。首先,本文介绍了制备二维材料二硫化钼薄膜样品的两种方法,即微机械剥离法和化学气相沉积法。其中通过微机械剥离法制备的样品尺寸达到了70μm以上,为推动后续相关器件的制备和实验工作打下了良好的基础。其次,在微机械剥离法制备二硫化钼薄膜样品的基础上,本文又制备了基于硅/二氧化硅为衬底、二硫化钼为沟道的场效应晶体管并对其进行了电学性能测试,测试结果表明该器件的具有良好的电学性能,其中金属电极与二维材料具有很好的欧姆接触,为后续的金属电极与多层材料的接触奠定了基础。最后,本文采用石墨烯作为栅电极,硫磷化铜铟掺杂晶体(Cu In PS,CIPS)作为栅极负电容层,制备了石墨烯/CIPS/六方氮化硼/二硫化钼四层二维材料堆叠结构的新型二硫化钼负电容场效应晶体管。探究了负电容材料CIPS的厚度对二硫化钼负电容场效应晶体管性能的影响,分析了合理的电容匹配对负电容效应起到了重要的作用。制备的二硫化钼负电容场效应晶体管表现出陡峭的亚阈值摆幅和较大的电流开关比,其中正向和反向电压扫描的最小亚阈值摆幅分别达到了SS=37.5 m V/dec和SS=36.7 m V/dec,均突破了传统的亚阈值摆幅极限,实现了器件功耗的降低。同时电流开关比达到了10量级,关态电流达到了10量级。此外,还探究了真空热退火以及光照对二硫化钼负电容场效应晶体管性能的影响,在真空中200℃热退火2h后,器件的磁滞窗口明显的减小,最小磁滞窗口为0.05V,可以忽略不计。另外二硫化钼负电容场效应晶体管具有陡峭的亚阈值摆幅,有助于增加明暗电流比,在光电检测领域有着潜在的应用前景。

关键词： 信息管理系统   GNSS   LoRa   物联网   低功耗  

摘要： 随着物联网时代的来临,定位技术在人们生活中的起到了越来越重要的作用。在所有定位技术中,GNSS定位技术具有全时段、全地形的特点,应用最为广泛。为加快定位速度、降低定位功耗,GNSS模组一般采用A-GNSS技术辅助定位。经过调研,市面上的A-GNSS定位模组存在以下不足:(1)定位模组使用3G/4G网络传输星历数据或定位结果,不仅射频、待机功耗较高,而且资费较贵;(2)定位模组多处于单机模式,用户需要自行开发针对该模组的管理平台,提高了用户的管理成本。针对上述问题,本文调研了市面上技术成熟的低功耗网络,提出了一种基于Lo Ra的低功耗GNSS定位管理系统。系统由定位模组和云平台组成,通过Lo Ra组网实现星历数据和定位数据传输。Lo Ra的功耗低、传输距离远,无需额外支付网络资费。系统采用云端协同定位方案,由云平台承载模组的位置计算,有效地降低了星历数据大小、定位时间以及定位功耗。定位模组选择JEDI-200作为定位模块、ASR6502作为MCU和射频模块,设定工作在Class B模式。定位模组既可单独使用,也能外接MCU实现二次开发。云平台使用Springboot+Redis+My SQL开发,利用Dubbo、Rabbit MQ中间件实现分布式部署,以提高并发处理能力。根据需求,平台实现了设备管理、星历分发、位置结果计算三大功能,并提供了易于操作的设备管理界面,用户可通过界面执行对定位设备的状态查询、位置查询、轨迹查询、一键定位、参数修改等操作。本文分别对定位模组和云平台进行了测试。经过测试,模组的定位精度为10m RMS,单次定位时间为2.37s,单次定位能耗为101.76m J,与同类产品相比提升明显;云平台功能正常,能够为用户提供便捷的设备管理服务。本系统各项功能指标满足预期,适用于以低功耗著称的物联网行业。

关键词： 蓝牙系统   (CTQBP)Delta-Sigma ADC   低功耗   正交失配整形  

摘要： 近年来,便携移动通信电子需求的不断增长推动着蓝牙技术不断发展。无线音频(例如TWS耳机),位置服务,蓝牙组网以及数据传输的需求使蓝牙设备出货量持续增加。全球的集成电路设计企业也越来越重视蓝牙技术,同时不断增加的应用场景对蓝牙系统提出高性能,低功耗和低成本的要求。在蓝牙的接收机设计方面,对模数转换器(ADC)提出了更严格的要求。为了在激烈的市场竞争中取得优势,必须进一步优化ADC的结构,提出一种低功耗和低成本同时满足性能方案。对于短距离的无线系统,正交连续时间Delta-Sigma调制器由于其高分辨率、高带宽、本身的抗混叠滤波能力和低功耗的优势,被广泛应用于各种集成的无线接收机前端。本文针对蓝牙低中频接收机,设计了一款具有正交失配整形算法的二阶、四比特连续时间正交带通(CTQBP)Delta-Sigma调制器。论文首先介绍了Delta-Sigma调制器的理论基础和工作原理,对大部分的Delta-Sigma调制器的系统结构进行分析,比较离散时间和连续时间调制器的优缺点。并根据设计目标对(CTQBP)Delta-Sigma ADC进行系统的设计。调制器采用CIFB的结构;积分器选择有源RC积分器实现;反馈数模转换器(DAC)采用电流舵DAC;量化器采用4bits SAR ADC。采用这些结构与电路可以在满足无线应用的条件下降低调制器的功耗。利用正交带通滤波器的设计,把信号带宽搬移到中频,相对于传统的低通Delta-Sigma调制器,提高了有效的过采样率,提高了带内的信噪比。连续时间正交带通Delta-Sigma调制器容易受到正交(I/Q)两路之间不匹配的影响,这会显著降低其信号的信噪失真比(SNDR)和镜频抑制比(IRR)。本文提出了一个正交失配整形算法来缓解多比特(I/Q)DAC单元之间的不匹配的影响,以此提高IRR。在加入标准差为2%的DAC失配的条件下,加入正交失配整形算法,SNDR提高12.8d B,有效位数提高2.12bits,同时消除由于(I/Q)两路DAC失配引起镜像信号。本文基于TSMC22nm工艺设计了(CTQBP)Delta-Sigma ADC以及正交整形失配算法的电路,并进行了仿真验证。在电源电压为1.1V,时钟频率为96MHz,48倍过采样率,输入幅度为550m V,带宽1MHz条件下,前仿结果SNDR为84d B,后仿结果SNDR为78.6d B,ENOB达到了12.76 bits,ADC整体功耗仅为1.296m W。优化版图布局后版图面积为0.06mm。

关键词： 植入式生物芯片   SAR ADC   低功耗   多分段式DAC   栅压自举  

摘要： 近年来,人工智能和集成电路领域的飞速发展对健康医学产生了深远的影响,机器学习可以利用病人大量的临床数据对其病情做精确地分析,智能计算机系统可以为卫生专业人员提供治疗方案。智慧医疗在电子信息、生物医学、数据分析等领域进行深度交叉融合,在引领未来医疗时代等方面具有重要意义。植入式生物医疗芯片作为智慧医疗的硬件载体,逐渐成为近年来的研究热点。植入式生物芯片需要植入生物体内获取被测者的生理参数,因此需要有较低的功耗和较小的面积。作为此类芯片中必不可少的关键模块,模数转换器(ADC)的性能好坏将直接影响到芯片性能,而具有功耗低、精度适中以及面积小等特点的逐次逼近型(SAR)ADC,非常适用于此类低功耗应用场景。本论文旨在设计一种面向植入式生物芯片的10位10KS/s低功耗SAR ADC。本论文着重研究SAR ADC中采样/保持开关、比较器、SAR控制逻辑以及DAC电容阵列四个关键模块电路,总结相应的低功耗技术,并提出电路的设计实现方案。本论文采用栅压自举采样/保持开关,改善输入电压变化时传统MOS管开关的导通电阻值也会发生较大变化的现象,提高线性度。本论文采用两级预放大动态比较器,通过合理设计来减小电路输入失调电压和噪声,同时平衡功耗。本论文采用同步半动态SAR控制逻辑电路,由D触发器、锁存器和逻辑门电路构成,单元逻辑门电路采用堆栈结构来降低电路的功耗。本论文基于V-based开关算法提出一种上极板采样“1+1+8”的多分段式DAC电容阵列,其先进性有以下四点:其一,该电容阵列导致比较器输入共模电压不随DAC电容阵列下极板电压切换而改变,提高了系统的稳定性;其二,上极板采样相对于下极板采样的电路功耗更低;其三,相比于传统二进制权重DAC结构,其阵列单位电容数量大大减小,功耗降低;其四,相比于分段式DAC结构,其衰减电容值为整数单位电容,改善电路精度。本论文基于55nm CMOS工艺实现电路设计与版图绘制,SAR ADC电路版图面积为185μm×107μm。在1V电源电压下,采样频率为10KS/s,输入频率为4.678KHz的正弦波信号时,仿真结果表明,ENOB为9.37bit,功耗为75.29n W,Fo M为24.33f J/conversion-step,满足本论文设计目标。

关键词： ZnO   Cu2O-CuO复合物   PANI-rGO修饰棉线   低功耗气体传感器  

摘要： 随着工业经济等各方面的迅速发展,人们的生活水平得到了很大的改善,环境污染现象也随之加重。在环境污染中,空气污染是很大的一个问题,大气环境中的高危气体包括易挥发的有毒气体如硫化氢(HS)、二氧化氮(NO)、氨气(NH),这严重危害到了人类的身体健康。此外,在医疗领域,大量研究表明人体呼出气体中物质成分的测量很大程度上反应了身体的生理生化状况,为了解人体的新陈代谢状况提供了一个全新的途径。不言而喻,气体传感器在空气污染和临床诊断中扮演着重要的角色。较高的工作温度(200 ℃以上)是传统气体传感器的一个缺陷。本论文以制备低功耗气体传感器为目标,主要以n型半导体材料氧化锌ZnO,p型CuO/CuO材料,聚苯胺(PANI)为敏感材料,对其气敏性能和气敏机理进行了详细研究。本论文主要包括以下三个部分:(1)在室温条件下使用商业的CuO为原料,通过简单的一步法制备了CuO/CuO纳米花,实现了较低温(40 ℃)对NO的检测。通过XRD,SEM分析了样品的结构和形貌,将器件CuO/CuO-12暴露于10 ppm NO中,连续进行了五个循环的响应恢复测试,经过每次循环测试后,电阻、响应恢复时间等指标都没有明显变化。制备的CuO/CuO纳米花对500 ppb NO气体表现出约1.3的高度敏感响应,并且在40 ℃下具有出色的选择性。以上实验结果证实,这些CuO/CuO纳米花可以用作在较低温下工作的低功耗气体传感器。(2)通过湿化学法制备了两种形貌的氧化锌材料,即花状ZnO和六棱柱形ZnO。通过X射线衍射(XRD),扫描电子显微镜(SEM)和比表面积(BET)分析了两个样品的结构特征。研究了不同ZnO形貌结构对HS气敏性能的影响。结果表明,基于六棱柱形ZnO的气体传感器在90℃时,对HS优异的选择性,显示出高灵敏度和可重复性。(3)采用化学原位聚合法将PANI与rGO的复合物包裹在棉线上,通过XRD,SEM,FTIR,以及拉曼散射对样品的形貌,组分和结构进行了分析。将上述棉线制作成气体传感器件,进行了气体传感性能测试,结果表明,对NH具有优异的选择性,在22 ℃时,对100 ppm NH的灵敏度S(R/R)=6.2,响应时间为219 s,恢复时间为541 s,具有可重复性和长期稳定性。最后,对NH高度响应的气敏机理归因于p-p异质结进行了详细研究。

关键词： 点对点通信   低功耗   链式接力传输   驱动优化  

摘要： 传统保护区采用护林员巡逻方式进行自然防护及动物寻踪,但往往效率较低,且人力物力消耗较大。通过部署保护区通信系统,可以较好的改善信息闭塞的现状,一方面,可提高信息(文本、图像、视频等)的传输灵活性;另一方面,能降低护林员定期维护巡回的频次。不同环境及需求的保护区,可因地制宜地采取网络架设方案:对有配套供电、线缆及机房条件的保护区,可部署有线视频传输系统;对仅有供电条件的保护区,可部署嵌入式无线传感器系统。进一步地,本文基于无公用网络、无常规供电条件、且需要建立无线数据传输系统的保护区业务场景,对能承载点对点链式接力传输,且具有低功耗特性的无线传输设备开展了研究与设计,并最终提供了一套行之有效的硬件解决方案。具体工作由以下两部分构成:1.实现硬件电路。本文设计的点对点低功耗无线传输设备,作为射频子节点接入保护区链式接力传输网络。该设备以EZR32WG330F256R69芯片为核心,采用ARM Cortex-M4内核架构,配备双供电模块、多时钟模块、接口交互模块、及射频收发模块,可实现在434MHz的ISM工作频段下最高16d Bm的发射功率,对应55m A的发射功耗、26m A的接收功耗、及4m A量级的待机功耗,支持最高500Kbps的空中速率和-133d Bm的接收灵敏度,能够满足系统的无线及功耗性能指标。整板电路面积控制在24cm,在确保轻量化的同时散热能力良好。2.配置驱动程序。本文在完成链式接力传输的网络需求的基础上,结合高效率、低功耗、易部署的特点,对设备进行了驱动程序优化设计。驱动程序提供了丰富的通信接口进行数据传输,实现了完整的射频状态机以承载无线协议,并加装了灵活的交互界面便于调试控制。其中,上位机可通过发送预置命令直接对设备的无线传输参数(如:收发工作频率、功放增益,空中速率等)进行设定,在确保设备功能完备的同时降低了控制复杂度。

关键词： 读出电路   分布时钟   低功耗   时间数字转换器   激光测距成像  

摘要： 基于光子飞行时间（Time-of-Flight,TOF）测量的光子计时探测成像技术,因其作用距离远、抗干扰能力强、精度高等优点,已经成为三维（3-Dimensions,3D）成像应用的主流技术之一,在军事、天文、民生等领域中均有着普遍的应用。随着激光测距成像应用要求的不断提升,促进了基于时间数字转换器（Timeto-Digital Converter,TDC）的数字计时读出电路（Readout Integrated Circuit,ROIC）系统向着更高的精度、更低的功耗以及更宽的检测范围方向发展。但随着阵列规模的扩大,时钟信号传输受到串扰影响而质量下降、以及系统功耗的急剧增加,都是亟待解决的问题。为满足高精度、低功耗实时检测的ROIC应用要求,本文设计了一种基于分布时钟驱动的低功耗光子计时阵列读出电路。首先,在原有TDC结构存在误计数概率的情况下,改进了TDC结构,消除了误计数的可能性。其次,针对时钟信号传输方式,综合分析时钟耦合方式与电压耦合方式的优点,提出了一种分布式时钟阵列架构,将大阵列均分为若干个子阵列,每个子阵列共享一个镜像子时钟RVCO,该架构可有效降低时钟负载,防止时钟信号过度畸变带来的误码和精度损失。同时,为降低在数据读出期间内高频时钟信号在阵列中的传输导致大量的无效翻转功耗,设计了一个时钟门控模块,控制高频时钟信号在像素阵列内的传输时间,从而有效降低系统功耗,随着阵列规模的扩大,数据读出时间占一帧工作周期比重越大,时钟门控模块的作用将会更有效。基于TSMC 0.18μm标准CMOS工艺和Cadence EDA工具,完成了本文设计的低功耗光子计时阵列读出电路结构和版图设计、前后仿真验证以及MPW流片验证。测试结果表明,在1.8/5V电源电压、tt工艺角、100k Hz数据采集帧频、250MHz四路高频分相量化参考时钟HCK1～HCK4和50MHz数据读出时钟LCK驱动的条件下,分布时钟输出幅值无法满足应用要求;通过降频测试,在采用片外FPGA生成125MHz四路高频分相量化参考时钟HCK1～HCK4和10MHz数据读出时钟LCK驱动的条件下,系统可实现1ns的时间分辨率、2μs的计时量程及约46.8m W的功耗,并且具有-0.42LSB～0.4LSB的微分非线性（DNL）以及-0.56LSB～1.35LSB的积分非线性（INL）。除时间分辨率与帧频相对退化外,其它测试结果均满足设计指标的要求。