关键词： 小数分频锁相环频率综合器   LC振荡器   时钟生成电路   低功耗设计   自动增益控制   自动频率控制   电流模逻辑   噪声分析  

摘要： 本文基于物联网应用对低功耗芯片的迫切需求,设计实现了一个低功耗小数分频锁相环频率综合器。该系统包含自动频率控制电路,能够在Sub GHz频段下实现全自动锁定。本文首先介绍了锁相环系统架构,并建立了线性模型分析其传输特性,在此基础上分析了锁相环环路稳定性,并建立了噪声模型。然后设计了一个宽调谐范围的LC振荡器,它通过可变电容和电容阵列实现32条调谐曲线,并设计了自动增益控制模块补偿工作频率变化造成的谐振阻抗差异同时实现增益可调。此外,基于LC振荡器的噪声模型以及摆幅-电流特性,提出了以低功耗、低相位噪声为目标的优化设计方法。此外在锁相环频率综合器中设计了本振生成电路,该模块位于振荡器后,为收发机系统提供正交本振信号。它由高速分频器电路与高速缓冲器电路构成。对电流模逻辑以及CMOS两种最为常见的结构,从功耗和性能角度进行了对比分析。提出了不同工作频率下缓冲器电路的架构选择依据以及低功耗、小面积设计的优化方法。其次针对低功耗锁相环的设计需求,设计了低功耗电荷泵并针对其非理想特性进行了优化,采用三阶Delta Sigma调制器实现小数分频器,并设计了一个多模分频器与小数分频器模块互相适配。针对宽频带锁相环的工作特性设计了自动频率控制电路实现锁相环全自动锁定。最后提出了基于锁相环系统稳定性以及噪声传输特性的环路滤波器设计与参数优化方法。同时介绍了基于系统噪声特性的模块噪声优化方法。本文介绍了从架构选择、参数设计到性能优化的完整过程,并经过了流片验证。本设计在GSMC 0.13μm CMOS工艺下实现。测试结果如下,在1.2V的供电电压下,锁相环频率综合器包含缓冲器的总功耗为3.5m W。锁相环系统锁定在1.26GHz频率下时,相位噪声为-115d Bc/Hz@1MHz。芯片总面积为0.33mm。

关键词： MC   低功耗   物理实现  

摘要： 随着工艺尺寸和芯片面积的不断减小,功耗密度的不断增加,数字IC设计者正面临着史无前例的巨大挑战。运动补偿模块(Motion Compensation,MC)是为了解决智能电视在显示运动图像时出现拖尾和模糊的情形,满足人们对视频图像有更清晰,更艳丽,更震撼等特点的要求。本课题研究的低功耗MC模块在保证性能的前提下降低功耗,迎合市场对低功耗高性能产品的需求。论文的主要研究内容如下:(1)基于三星11nm工艺,完成了运动补偿模块的低功耗物理实现。使用电源开关、多阈值器件等低功耗优化方法对运动补偿模块进行了低功耗物理实现,针对物理实现过程中的不足,提出了优化设计总体方案。(2)完成了宏单元布局的优化设计。宏单元布局是物理实现的基础,优秀的宏单元布局可以加速时序收敛,降低物理实现后的面积和功耗。本论文在分析上一版宏单元布局的基础上,对其提出优化建议,改善宏单元布局的结果。(3)使用时钟与数据同步优化技术自动调整时钟树结构,相比传统时钟树综合可以同时优化数据路径和时钟路径,不再以缩小时钟偏差为目标。在根据实际情况自动调节时钟树的同时,充分利用前后级的时序余量(有用偏差)来改善时序,进一步降低低阈值、短沟道器件的数目,实现降低功耗。(4)完成了时序修复流程优化。通过编写脚本修复特殊时序违例,优化ICE(Integrated Circuit Explorer)修复流程,避免其因过度修复而大量插入低阈值、短沟道器件,在保证时序收敛的前提下进一步优化功耗。(5)采用优化后的流程对MC模块重新进行物理实现,仿真结果表明:(1)相比优化前,优化后静态功耗降低了11.51%,大于目标值10%。总动态功耗降低了3.94%,大于目标值3%;(2)满足了静态功耗不高于15m W,总动态功耗不高于600m W的目标;(3)签核全部完成之后,MC模块SVT增加了5.71%,LVT降低了5.14%,ULVT降低了0.57%,仿真结果满足设计要求。论文设计完成的低功耗MC模块符合签核标准,对同类芯片的低功耗研究具有一定的参考意义。

摘要： 申请号:202110293944.2【公开号】CN112798146A【公开日】2021.05.14【分类号】G01K13/00; G01K1/024【申请日】2021.03.19【申请人】辽宁赛福安科科技有限公司【发明人】刘传荣;刘军;杨红霞【摘要】本发明公开了一种无线温度传感器、系统及低功耗控制方法,包括传感器装夹结构以及温度测量芯片。传感器装夹结构的感温基板上设置有一个安装孔,温度测量芯片镶嵌在安装孔中,温度测量芯片用于监测供电母线的温度数值。传感器装夹结构包括线槽和压紧块,供电母线穿过线槽,

关键词： 植入式生物芯片   SAR ADC   低功耗   多分段式DAC   栅压自举  

摘要： 近年来,人工智能和集成电路领域的飞速发展对健康医学产生了深远的影响,机器学习可以利用病人大量的临床数据对其病情做精确地分析,智能计算机系统可以为卫生专业人员提供治疗方案。智慧医疗在电子信息、生物医学、数据分析等领域进行深度交叉融合,在引领未来医疗时代等方面具有重要意义。植入式生物医疗芯片作为智慧医疗的硬件载体,逐渐成为近年来的研究热点。植入式生物芯片需要植入生物体内获取被测者的生理参数,因此需要有较低的功耗和较小的面积。作为此类芯片中必不可少的关键模块,模数转换器(ADC)的性能好坏将直接影响到芯片性能,而具有功耗低、精度适中以及面积小等特点的逐次逼近型(SAR)ADC,非常适用于此类低功耗应用场景。本论文旨在设计一种面向植入式生物芯片的10位10KS/s低功耗SAR ADC。本论文着重研究SAR ADC中采样/保持开关、比较器、SAR控制逻辑以及DAC电容阵列四个关键模块电路,总结相应的低功耗技术,并提出电路的设计实现方案。本论文采用栅压自举采样/保持开关,改善输入电压变化时传统MOS管开关的导通电阻值也会发生较大变化的现象,提高线性度。本论文采用两级预放大动态比较器,通过合理设计来减小电路输入失调电压和噪声,同时平衡功耗。本论文采用同步半动态SAR控制逻辑电路,由D触发器、锁存器和逻辑门电路构成,单元逻辑门电路采用堆栈结构来降低电路的功耗。本论文基于V-based开关算法提出一种上极板采样“1+1+8”的多分段式DAC电容阵列,其先进性有以下四点:其一,该电容阵列导致比较器输入共模电压不随DAC电容阵列下极板电压切换而改变,提高了系统的稳定性;其二,上极板采样相对于下极板采样的电路功耗更低;其三,相比于传统二进制权重DAC结构,其阵列单位电容数量大大减小,功耗降低;其四,相比于分段式DAC结构,其衰减电容值为整数单位电容,改善电路精度。本论文基于55nm CMOS工艺实现电路设计与版图绘制,SAR ADC电路版图面积为185μm×107μm。在1V电源电压下,采样频率为10KS/s,输入频率为4.678KHz的正弦波信号时,仿真结果表明,ENOB为9.37bit,功耗为75.29n W,Fo M为24.33f J/conversion-step,满足本论文设计目标。

关键词： 低功耗   液晶显示屏   设计要点  

摘要： 液晶显示屏是一种应用广泛的重要电子产品,在电子行业中应用非常广泛,而随着现代社会发展以及技术发展,尤其是便携式产品对续航的要求,电子生产对于液晶显示屏又有了极致功耗的技术要求。本文笔者针对低功耗液晶显示屏设计进行了分析研究,文章中简要阐述了低功耗液晶显示屏的发展现状,并提出了低功耗液晶显示屏设计技术的技术要点。

关键词： 工业电缆网   信号完整性   PXIe   同步采集   多线程   传输线理论  

摘要： 电缆网是工业系统各子模块间用于信号传递和输送动力的主要载体,其可靠性对于整个系统的正常运行具有重要的意义。传统的工业电缆网测试主要集中在导通、绝缘等基本功能的测试,而对于信号反射、串扰、电磁干扰以及高频信号衰减等因素引起的信号完整性问题研究不充分,造成信号传输出现错误时无法及时确定故障原因。针对以上问题,本课题研制了基于PXIe总线的信号完整性测试平台,对电缆网络工作过程中不同位置的信号特性进行测试和仿真,从而实现电缆网内部信号传输完整性指标的定量评估,为系统可靠性设计提供依据。本文首先对于信号完整性测试平台进行需求分析,制定了软硬件设计方案。系统硬件平台以PXIe总线模块化仪器作为测控核心,主要仪器包括嵌入式控制器、远程控制器、数字化仪、定时同步模块及磁盘阵列等;平台采用多PXIe机箱级联的形式,利用远程控制器及定时同步模块进行控制,实现了分布式多通道数据同步采集和处理。平台软件设计分为两部分,首先是基于Labwindows/CVI软件对测试平台的总控软件进行开发,利用NI TClk同步技术和多线程技术实现多机箱多通道高速同步采集功能,并采用常规的波形时频域测试方法及眼图评估算法对信号完整性指标进行评测;其次,构建基于信号传输线理论的电缆网信号传输特性仿真模型并开发相应的仿真软件,该模型结合了信号时域反射数学模型和基于傅里叶变换的信号幅度仿真模型,用于对电缆不同位置、不同负载等状态下的信号传输特性进行仿真。最后,本文对信号完整性测试平台软硬件功能和技术指标进行测试,包括数字化仪测量误差、通道间同步采集偏差、数据读写速率及仿真软件准确性等测试内容。测试结果表明,系统可实现96通道数据的高速同步采集及存储功能,实现对信号完整性相关参数的测试;信号传输仿真模型测量多分支电缆网络负载不匹配状态的结果与实测结果基本一致,验证了本文提出仿真模型的准确性;最终将测试平台与真实箭上电缆网络对接,完成了软硬件系统联调,实现了对箭上电缆网内部不同点处的信号的测试和信号完整性指标的评估。

关键词： 舰船   无线传感器   低功耗   LoRa通信  

摘要： 在舰船复杂条件下,为了监测机舱内所有仪器感知的数据,设备之间主要是采用有线电缆传输数据。在随着数据量增加的情况下,电缆数量也将增加。而舰船机舱空间有限的条件下,则存在布线困难,不易安装等问题。在舰船上部署无线传感器将是一种有益的探索。无线传感器网络在我国的军事技术和应用中有许多潜在的优势,比如:部署方便快捷,隐蔽性好,容错性高等。但也存在一些尚未解决的难题,由于无线传感器节点运用的环境比较特殊,通常采用电池供电,而传感器终端的体积比较小,使得它能搭载的电池体型也不大,电池能量密度不高,则存在电池能量供应不足等问题。针对有线电缆传输数据的局限性以及电池无法长时间续航这一问题,研究无线传感器节能技术显得非常有必要。论文基于实际项目设计了低功耗硬件架构,提出了软件节能策略,并进行了模拟实验验证。文章首先对比了目前较为热门的无线通信方法,选用LoRa通信技术。提出了基于超低功耗的STM32L071CBT6核心处理器硬件模块电路方案,硬件电路中包括射频模块、传感器模块和电源模块电路,均采用超低能耗器材。网络中节点的能量大部分是在通信部分消耗掉的,所以文中射频模块部分采用了两块满足低功耗特性的SX127X。文中采用的两块SX127X有两种低功耗工作模式,可以通过SPI口直接设置,在不发送也不接收的情况下,是设置为了睡眠模式。传感器模块的温度变送器采用定制的低功耗温度FST100-6002变送器,总体功耗约为2mA/3.3V,并且此温度传感器内嵌的是AD7124-8芯片,该芯片的一个低端功率启动开关可以让用户能够在两次转换之间切断一个桥式的传感器,从而确保了整个系统能够拥有绝对的最小功耗。电源模块中,我们在电池与这些器件中加入一个开关,既LDO稳压模块,该模块由MCU一个IO口来控制变送器的开关,从而达到节能效果。然后根据节点采集数据的工作流程,进行了软件方面的设计,包括时分频分节能模式,优化节能的网络协议,休眠节能的数据采集方式等。在完成整个无线传感器的开发后,在上述硬件软件设计的基础上研制出了无线温度、压力传感器样机,样机通过了无线通信距离测试以及连续工作测试,能在规定距离处精确获取实时数据,且均无丢包,达到了单个传感器节点连续运行时间不低于两年的指标,满足设计要求。

关键词： 隧穿场效应管   模型   反相器   低功耗  

摘要： 集成电路的发展一直遵循摩尔定律快速前进,随着晶体管的数量不断增加,同时芯片的性能也在不断提高。目前集成电路的尺寸已经进入纳米级,传统MOSFET中短沟道效应和高频寄生效应等问题日益严重;同时由于MOSFET的亚阈值摆幅受到玻尔兹曼分布的限制,在室温下难以突破60 m V/dec的极限,工作电压V不能和器件尺寸等比例缩小,因此传统MOSFET电路功耗问题已经成为延续摩尔定律最大的挑战。为了克服MOSFET的自身物理极限,隧穿场效应晶体管TFET(Tunneling field effect transistor)成为研究学者竞相研究的对象。TFET基于带带隧穿的工作机制,能够在较小的电源电压V下获得大的电流开关比,适合低功耗电路的设计。目前科研人员已经针对TFET器件展开了大量基础研究,但对TFET解析模型的研究尚未成熟,还没有能够精确模拟TFET器件端电流以及端电荷的解析模型,这会限制TFET器件及其电路的应用前景。本文主要内容如下:首先,根据TFET的工作原理,提出了一种基于TFET电势模型的电流方程。通过泊松方程推导双栅TFET电势模型,进一步求解最小隧穿距离得到最大隧穿概率,最后将隧穿概率沿着沟道方向进行积分得到隧穿电流。将模型通过SPICE仿真软件写入电路设计中。仿真结果表明所建立的模型能够准确的描述器件的电学特性,且不涉及数值迭代过程,对计算机硬件要求低,模拟效率高,推动了TFET在电路上的深入研究。其次,解决了基于电势模型的互补型TFET反相器电学特性的匹配问题。通过调节PTFET和NTFET的源区掺杂浓度,栅氧化层厚度改善了TFET反相器电学特性不匹配问题,通过改善PTFET和NTFET功函数的不同来调节阈值电压使NTFET与PTFET器件性能得以匹配,解决了CTFET反相器在匹配中PTFET和NTFET特性对称的问题。最后,为了实现高性能,低功耗反相器特性,分别从静态功耗和动态功耗两方面对反相器进行了低功耗设计。采用DTCO理念,探究了TFET物理参数对TFET电学特性的影响,对比了CMOS与CTFET反相器功耗方面的不同,展示了TFET在低功耗电路应用上的潜力。

关键词： 逐次逼近型模数转换器   高精度   低功耗   同步时钟  

摘要： 可移动穿戴设备应用场景需要高精度、低功耗的模数转换器(Analog-to-Digital Converter,ADC),而逐次逼近型(Successive Approximation Register,SAR)模数转换器具有结构简单、低功耗以及良好的工艺缩减性等特点优势。因此,SAR结构是一种非常好的架构方案,特别是在先进工艺下。论文设计了一款16位低功耗逐次逼近型模数转换器,采样率为100k S/s。该SAR ADC采用粗细转换级(Subranging)的系统架构,主要目的是利用粗转换级来降低细转换级高位大电容的切换功耗。粗转换级SAR ADC先完成高6位的量化,然后通过检测跳跃算法(Detect-and-skip Algorithm,DAS)切换细转换级相应位的电容,细转换级继续完成剩余13位的量化,其中包括3位冗余位。ADC采用底板采样方式以及Vcm-based开关电容切换算法。论文设计了8-5-4三段式分段电容DAC,并基于设计的分段电容结构特点,提出了一种比较器失调校准方法。该方法利用中段电容阵列和低段电容阵列中未参与逐次逼近切换过程的部分电容来分别构建失调校准电容阵列Ccal1和Ccal2,其中Ccal1主要控制失调电压的“覆盖”范围,而Ccal2则主要控制失调电压的校准精度。在本文的设计中,理论上能够将比较器失调电压校正到1/4LSB的精度。另外,论文还采用了前台校准方法来校准电容失配。为了简化时序设计,论文采用同步时序。论文基于TSMC 40nm CMOS工艺完成了电路和版图设计,核心版图面积约为0.762mm。在没有电容失配校准的情况下,后仿真结果显示,电源电压为1.1V,输入信号为近奈奎斯特频率时,ADC的有效位数ENOB为10.79bit,信噪失真比SNDR为66.74d B,无杂散动态范围SFDR为75.01d B,功耗为0.25m W,品质因数Fo Ms为149.75d B,满足设计要求。

关键词： 飞行器   信号模拟器   PXI总线   Visual Studio2017   多线程  

摘要： 与某型飞行器配套的发射控制测试系统、校靶测试系统、综合测试系统以及角速度传感器与放大器测试系统能够完成对该型飞行器各关键部件的复杂测试任务,是评判飞行器质量合格与否的关键设备。但由于飞行器本身系统结构精密复杂,频繁的上电测试、供制冷气会对其使用寿命产生影响,因此实际情况并不允许测试设备在研期间长时间占用飞行器及其相关辅助测试设备;同时由于飞行器无法提供故障测试数据,因而无法对测试系统进行全面有效的评估。基于上述问题,本文提出了一种基于PXI总线的某飞行器多通道信号模拟器研制方法,该模拟器能够有效代替飞行器及相关辅助设备,支持测试系统开发调试工作,提高研发效率,降低研制成本。通过对上述4套测试系统的硬件结构以及测试接口与信号类型的详细分析,总结整理了信号模拟器系统需要实现的基本功能,提出了设计研制的关键技术指标。在此基础上,确定了以工控机为控制核心,外接集成远程控制器的PXI机箱的系统总体框架。系统硬件设计方面,针对目前自动测试设备领域使用较为广泛的几种仪器总线标准进行了仔细的研究对比,最终选择了基于PXI总线标准的系统硬件架构,并根据模拟器的功能需求和设计指标,选择了符合要求的的PXI功能模块和其他相关硬件设备。系统软件设计方面,选择了基于C#的Winform作为模拟器系统软件用户层框架,在Visual Studio 2017开发平台下完成了软件开发。依据软件模块化设计思想并结合多线程与数据库技术,同时充分发挥面向对象编程语言的优势,完成了系统登录管理模块、自检模块、配置管理模块、通信模块、信号模拟输出模块以及任务执行控制模块的软件设计。最后,分别针对信号模拟器系统的硬件和软件部分设计了详尽的调试验证方案,并与各测试系统进行了联调。结果表明,信号模拟器系统工作稳定可靠,系统硬件设计符合标准,软件各项功能满足调试需求,能够有效辅助测试系统研制。