关键词：
二维半导体材料
栅介质层
范德华集成
低功耗器件
界面态
摘要：
在过去的六十年间,硅基半导体互补场效应(CMOS)场效应晶体管沿着摩尔定律,朝着器件尺寸不断微缩、晶体管密度不断增加的方向快速发展,使得芯片运算速度越来越快,让人类充分享受着信息技术带来的便捷生活。如今,最新的硅基芯片已经容纳了几十亿个场效应晶体管,晶体管的尺寸发展到纳米维度。然而,随着晶体管尺寸的不断递减,短沟道效应带来的热功耗等问题越发严重,使得硅基集成电路产业的发展面临着巨大的挑战。对此,最新的国际半导体路线图(ITRS 2.0)指出,需要发展新的原理、新的材料、新的器件结构或者新的系统架构来延续摩尔定律。研究表明,对沟道厚度减薄是保证器件尺寸继续微缩的基础,而量子限域效应的存在,使得传统的三维材料在厚度降至次五纳米时,器件性能急剧退化。二维半导体材料具有非零带隙、极限沟道厚度、高迁移率等特点,可以显著增加栅极调控能力,是最有希望继续延伸摩尔定律的新型材料之一。由于二维材料表面无悬挂键,利用标准的原子层沉积工艺在其表面上难以集成高界面质量、均匀平整、超薄厚度和高鲁棒性的高κ栅介质层,使得二维半导体晶体管的发展面临着高工作电压(V)、高功耗和低产率的难题。因此,开发针对二维材料特点、满足未来器件需求的超薄栅介质层集成工艺,实现低功耗二维晶体管是二维半导体器件在微电子技术应用发展的基础。本文针对上述难题,发展了一种在二维材料上范德华集成超薄栅介质层的工艺,并研究了栅介质层的介电特性,制备并实现了低功耗二维晶体管和电路。该技术突破了现有二维材料上难以沉积超薄高质量氧化物的瓶颈,有望推动二维半导体材料在规模化器件阵列和集成电路领域的发展。其研究内容如下:1)超薄栅介质的集成技术。该技术是以单层苝四甲酸二酐(PTCDA)分子晶体薄膜作为界面层,在二维材料上实现了高κ二氧化铪(Hf O)薄膜的沉积。其中,单层PTCDA晶体薄膜具有原子级的厚度(～0.3 nm)、与二维材料衬底之间是以范德华相互作用耦合的,这极大地减少了界面层对等效氧化层厚度(EOT)的影响,并保证二维材料的固有特性不受影响。利用该技术制备的氧化物薄膜具有原子级的平整度(粗糙度为～130 pm)、超薄厚度(<2 nm)和大面积均匀等特点,适用于多种二维材料,并兼容大面积化学气相沉积样品。2)超薄栅介质的介电性质研究。首先,制备了石墨烯和二硫化钼双栅晶体管,研究了Hf O厚度与EOT、有效介电常数的依赖关系,通过对不同Hf O厚度器件的结果统计和模型拟合得出,单层PTCDA薄膜和Hf O的介电常数分别为2和15.8。特别的是当Hf O厚度降低至1.45 nm,超薄栅介质的EOT达到1nm,为论文发表时在二维材料上沉积栅介质层EOT最小的结果;其次,研究了超薄栅介质的击穿特性,通过对不同Hf O厚度的器件进行击穿测试和统计分析,击穿电压与EOT呈正比例依赖关系;相同EOT下,超薄栅介质的击穿电压高于其他工艺的报道值。值得强调的是在1 V电压下的漏电流达到了硅基Hf O栅介质层的漏电流水平,比硅基二氧化硅栅介质层的漏电流低四个数量级,并满足了ITRS对低功耗器件的性能指标。特别的是当EOT为1 nm时,击穿电场强度高达16.5 MV/cm,创造了集成在二维材料上栅介质最高击穿电场强度的记录;对应的载流子浓度高达6.5×10 cm,远高于其他报道结果,达到了离子液体栅的水平。最后,研究了超薄栅介质的高频性质,制备了沟道长度为500 nm,栅长为360 nm的石墨烯射频晶体管,其实测截止频率为10.9 GHz,本征截止频率为60 GHz,比其他报道的相同器件尺寸的结果高一倍以上。这些结果表明单层PTCDA/Hf O栅介质层具有优异的介电特性。3)超薄栅介质在超低功耗二维半导体器件和电路的应用。利用超薄栅介质制备了二维半导体CMOS顶栅晶体管,将器件的亚阈值摆幅(SS)降低至60m V/dec的热力学极限,工作电压降低至0.8 V,统计分析发现该工艺制备的器件具有高度均一性。利用Drude模型对器件转移曲线进行模拟分析发现,器件具有非常低的界面态密度(～8×10 cm e V),远低于其他报道的结果。基于超薄栅介质制备了20 nm沟道长度的短沟道器件,具有小于0.1 p A的关态电流,高达7个数量级的开关比,73 m V/dec的SS,有效免疫短沟道效应。进一步地,利用二硒化钨作为P型沟道、二硫化钼作为N型沟道,制备了互补型金属-氧化物-半导体(CMOS)反相器,在0.5 V V下,实现了高达12 V/V的增益,以及小于0.8 n W的静态功耗。最后,利用化学气相沉积的二硫化钼薄膜样品制备了厘米级顶栅晶体管阵列,实现了高到90%的器件成功率,器件性能具有高度的均一性,证明该技术在未来二维大规模集成电路领域的潜力。
