关键词： 同时多线程   时间信道   攻击防护   微架构   冲突检测   动态分支过滤  

摘要： 同时多线程(Simultaneous Multi-Threading，SMT)技术是现代高性能处理器的标配技术，是提升线程级并行度的重要微架构优化技术之一，SMT技术能够在一个物理核上实现多个逻辑核，提升处理器的整体性能，其应用直接影响了处理器微架构的技术特征，产生了大量线程级共享的结构。　　在性能提升的同时，SMT技术也伴随着大量安全问题的涌现，各类利用SMT技术的时间信道攻击陆续出现，其中最为典型是以共享执行端口为代表的SMT环境下特有的时间信道安全问题，该问题在非SMT环境下不存在，但是在SMT环境下具有非常突出的时间信道安全问题，且目前还没有通过微架构手段的防护和缓解手段被提出。　　本文围绕SMT环境下时间信道安全问题研究中缺少统一的描述模型以及SMT环境下特有的执行端口时间信道安全问题缺少有效的微架构防护方法开展研究，从SMT技术共享资源结构的角度对SMT技术导致的时间信道安全问题进行分析，进而提出一种SMT环境下时间信道安全问题描述模型并提出基于冲突检测和基于动态分支过滤两种SMT环境下执行端口时间信道攻击防护方法。主要研究内容包括:　　(1)结合数据流分析方法提出并设计了一种描述SMT环境下时间信道安全问题的拓扑排序图(Topological Sort Graph，TSG)模型——ETSG-SMT(Extended TSG-SMT);(2)基于ETSG-SMT模型归纳各种SMT共享资源的攻击路径和特征，对已有的SMT时间信道攻击及防护方法进行建模分析、方法分类和总结，并基于ETSG-SMT模型完成SMT环境下执行端口时间信道攻击的防护方法推导;(3)提出并设计了一种基于冲突检测的SMT执行端口时间信道安全防护方法，该方法将SMT技术对不同数据结构的处理方式应用到时间信道安全防护中，基于指令冲突历史动态调整双线程共享的执行端口资源使用策略，在合理利用共享数据结构的同时达到安全防护的目的。该防护方法基于处理器微架构设计并实现，针对需要持续冲突产生时间信道的攻击方式（以PortSmash为代表），可以达到同关闭SMT技术相同的防护效果，防护设计的性能开销相比于关闭SMT技术大大降低，同时硬件开销可控;(4)提出并设计了一种基于动态分支过滤的SMT执行端口时间信道安全防护方法，该方法通过过滤正确预测的分支指令并记录错误预测分支指令历史的方式动态调整执行端口分配策略。该防护方法基于处理器微架构设计并实现，针对组合使用诱导分支预测投机执行及执行端口冲突产生时间信道的攻击方式（以SmoTherSpectre为代表），可以达到同关闭SMT技术相同的防护效果，同时该防护方法也充分保留了SMT技术的性能优势，基于分支预测器的预测准确度未来具备灵活的扩展空间，防护设计硬件开销可控，具有较高的应用价值。

关键词： 金属氧化物半导体场效应晶体管(MOSFET)   锗(Ge)   源漏形成   栅极堆垛   界面缺陷   隧穿场效应晶体管(TFET)   铁电(FE)  

摘要： 近几年,信息技术的进步极大推动了集成电路制造业的发展。采用硅(Si)作为沟道材料的金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)器件是现代集成电路制造技术的基础,Si MOSFET器件性能的提升(或获得更大的工作电流)主要依赖于沟道长度的缩短。为了克服缩短沟道长度带来的短沟道效应,在摩尔定律的不断演进过程中,出现了许多改进的工艺技术,包括应变Si技术、HKMG(High-K Metal Gate)技术、FinFET技术等,它们最大程度地提高了 SiMOSFET器件的性能。目前量产级的Si MOSFET器件沟道长度已经小于20 nm,进一步减小沟道长度将变得非常困难。新型的高迁移率沟道材料能够在不缩短沟道长度的同时提高MOSFET器件的工作电流,是解决未来集成电路制造技术发展的理想方案。锗(Ge)作为与Si同族的新型半导体材料,具有比Si更高的载流子迁移率,同时兼容传统Si工艺,是非常有前景的晶体管沟道材料。本论文主要研究了 Ge MOSFET器件制备中源漏形成和栅极堆垛的新工艺技术,并探讨了 Ge沟道在隧穿场效应晶体管(Tuneling Field Effect Transistor,TFET)和铁电场效应晶体管中应用的关键问题,主要取得了以下成果:本论文基于Ge工艺提出了新源漏形成和栅极堆垛技术,实现了高性能的Ge MOSFET器件。首先,低寄生电阻、高开关比和浅结深的源漏是获得高性能MOSFET器件的必要条件,而由于Ge中掺杂离子的固溶度相比Si更低,同时掺杂离子的热扩散系数较大,传统工艺很难获得高效的Ge基源漏结:(1)本论文结合旋涂掺杂和激光退火技术,形成了具有高掺杂浓度的超浅结深p-n结,实验表明,结表面掺杂浓度是传统热退火样品的1.5倍,同时结深只有热退火样品的1/3(～20nm),其p+/n结和n+/p结的开关比、开态电流都得到了提升,关态电流也得到了抑制;(2)本论文利用微波退火技术,实现了低阻态和高势垒的NiGe/n-Ge肖特基结,其开关比接近离子注入的p-n结,利用NiGe/n-Ge肖特基结,进一步制备了高性能的GepMOSFET器件,其源漏寄生电阻仅为传统离子注入器件的1/5,同时有效得抑制了结漏电。同时,由于Ge表面及其氧化物的不稳定性,制备高质量Ge MOS结构(包括栅氧/Ge界面和栅氧本身)也是获得高性能Ge MOSFET器件的关键:(1)在Ge MOS界面钝化方面,本论文提出利用原位臭氧后氧化处理技术,提高了 Ge氧化物的稳定性,改善了 Ge MOS界面质量,获得了小等效氧化层厚度(Equivalent Oxide Thickness,EOT)和高迁移率的 GepMOSFET 器件;(2)本论文创新性地提出具有双层MoS2/Ge量子阱结构的Ge MOSFET器件,利用双层MoS2和Ge的能带在价带和导带处的势垒差,能够在p型和n型Ge MOSFET器件中同时形成量子阱沟道,从而减少由于栅氧/Ge界面质量差引起的载流子散射,提高载流子迁移率,使Ge MOSFET器件的开态电流提升了 一倍。新输运机制的TFET器件是实现低功耗集成电路的有效解决方案,本论文研究了影响Ge TFET器件性能最重要的部分—源漏隧穿结。源漏隧穿结的掺杂浓度梯度决定了 TFET器件的亚阈值摆幅(Subthreshold Swing,SS)和开态隧穿电流。本论文采用杂质分凝技术,获得了高肖特基势垒的NiGe肖特基结源漏,并通过低温和快速测试表明,NiGe肖特基结的界面缺陷会严重影响Ge TFET器件的性能。进一步地,本论文定量表征了 NiGe肖特基结的界面缺陷,并研究了结界面缺陷对Ge基传统MOSFET器件和TFET器件电学性能的影响。本论文提出利用低温电导法,改进了电路和数学模型,定量表征了 NiGe肖特基结的界面缺陷。研究表明,减少NiGe肖特基结的界面缺陷,可以有效抑制缺陷辅助的隧穿电流,改善Ge MOSFET器件的关态特性和Ge TFET器件的亚阈值特性。最近,具有铁电/绝缘层(Ferroelectric/dielectric,FE/DE)栅叠层结构的Ge MOSFET器件在FE-FET存储器和负电容场效应晶体管(NC-FET)中的应用被大量报道,本论文研究了铁电MOS结构中FE/DE界面缺陷对Ge FE-FET存储器和Ge NC-FET器件的重要影响。为了排除MOS结构中其他界面缺陷的影响,本论文采用金属/铁电/绝缘层/金属(MFIM)结构的简单电容器件,利用快速脉冲测试系统表征了 MFIM的瞬态电荷响应,从实验上证明了 FE/DE界面缺陷的存在和漏电辅助铁电极化机制(Leakage-current-assist ferr

关键词： 移动边缘计算   D2D通信   低时延   低功耗  

摘要： 近年来,随着物联网的快速发展,物联网设备的数量呈指数型增长。面对上千亿的接入量,传统的云计算蜂窝无线网络难以满足未来网络需求,而且由于移动设备有限的计算、存储、传输等能力,实现无线网络低时延的要求面临着巨大挑战。同时受限于目前的电池技术,移动设备的能耗问题也给物联网的发展增添了不少阻碍。为此,本文主要利用设备到设备(Device-to-Device,D2D)通信辅助移动边缘计算,充分利用无线网络中空闲的移动设备的资源,研究了边缘计算网络中时延和能耗问题。研究主要工作总结如下:首先,针对边缘计算网络的时延问题,提出了蜂窝链路传输和边缘云计算并行的卸载策略,分析了完全卸载、部分卸载和D2D使能的部分卸载三种方式的时延。在完全卸载方式中,以边缘云服务器等待时延最小为原则,调整移动用户的卸载顺序,最小化系统的总时延;部分卸载方式中,在完全卸载方式的基础上,优化移动用户的任务分割比例,实现系统时延的最小化;在D2D使能的部分卸载方式中,将原问题分割为两个子问题,利用上述两种方式的计算方法,得到系统时延的最小值。仿真结果验证了理论推导的正确性,表明所提出的并行边缘卸载策略及将D2D通信引入到移动边缘计算卸载可有效降低系统时延。其次,针对边缘计算网络的能耗问题,提出了将缓存队列引入到D2D通信辅助移动边缘计算系统中的策略,分析了在卸载中加入缓存对系统能耗的影响。将系统处理任务的时间分为多个时隙,每一个时隙产生的计算任务首先进入移动用户的缓存队列,系统统筹分配任务并通过本地、边缘云和D2D设备进行计算,在此基础上分别推导了本地计算、边缘卸载和D2D卸载的能耗表达式,进而优化每个时隙系统计算的任务量得到系统能耗的最小值。仿真结果验证了理论推导的正确性,表明在移动边缘计算系统中加入缓存队列可有效降低系统能耗。

关键词： MEMS   热式风传感器   软件CTD   低功耗   便携气象仪  

摘要： 气象监测在农业、工业、军事、交通和能源等领域中应用十分广泛,监测要素包含气温、气压、湿度及风速风向等,其中,风速风向占据着重要地位。近年来,随着MEMS工艺和IC工艺的发展,体积小且功耗低的MEMS热式风传感器被研发出来,具有很高的市场应用价值。本实验室具有多年MEMS热式风传感器研究经验,对传感器芯片衬底材料选择、芯片结构设计以及芯片驱动电路的研究已有完整的解决方案,但最终设计完成的传感器系统的整体功耗较高。本文基于本实验室对低功耗MEMS热式风传感器芯片及传感器系统软件CTD(Constant Temperature Difference)控制方案的现有研究成果,对传感器芯片的控制方法和检测方法做出改进,在保证测量精度和稳定性的情况下使传感器系统功耗显著降低,传感器芯片的加热效率大幅增加;并在风传感器的基础上开展了新型便携式气象仪的设计,以解决现有便携式气象仪产品无法兼顾高精度与便携性的问题。主要研究内容包括:1.提出了一种直接测量温差的软件CTD控制方案。使用开关电源和数字电位器结合设计传感器芯片的加热控制电路,有效降低了原有电路中非加热元件的功率损耗,大幅提升传感器芯片的加热效率。通过对传感器系统测试,系统功耗大幅降低。2.提出了一种硬件比较温差的软件CTD控制方案。在直接测量温差方案的基础上,修改温差测量电路的结构,将加热元件和测温元件接入电桥,依据比较器输出的电压值调整传感器芯片的加热电压,该方案传感器加热电压的稳定性提高了73.7%。通过对传感器系统的测试,传感器系统风速测量范围为0～20m/s,测量误差<±(0.5m/s+5%v),风向的测量范围为0～359°,测量误差<±5°,传感器系统的最大功耗为142mW,较实验室原有方案降低64.5%。3.开展了新型便携式气象仪的设计和实现。便携气象仪与风传感器之间分离设计,通过有线方式将其与低功耗MEMS热式风传感器连接,实现数据通信。便携式气象仪主要用于测量温湿度、气压、风速风向等气象参数,并记录测量时的定位信息,可实现实时信息查看、数据曲线显示、历史数据查询、定位信息显示等功能。经整机测试,便携式气象仪系统总功耗为2.32W,待机时长为85分钟,传感器信息和定位信息采集正常、显示正常,使用操作简便。

关键词： 气体传感器   低功耗   锡基硫化物   异质界面   掺杂  

摘要： 随着物联网和人工智能的发展,对新一代高灵敏、低功耗以及智能化的气体传感技术提出了迫切的需求。当前普遍使用的金属氧化物气体传感器性能优异但存在工作温度较高等问题。金属硫化物因其禁带宽度较窄,形貌和缺陷易于调控引起了广泛关注,其中环境友好型的锡硫化物SnS和SnS是非常有前景的室温敏感材料。本论文围绕两种锡硫化物,通过水热合成、异质复合与掺杂调控等方法,设计并制备出高灵敏、长期稳定的室温NO气体传感器。采用水热法通过改变合成条件分别制备了SnS量子点、SnS纳米片和SnS量子点/SnS纳米片复合材料。基于自主搭建的动态配气系统对三种材料气敏性能进行测试,结果表明,在室温与50%相对湿度条件下,SnS量子点传感器对20 ppm NO表现出p型响应且响应值为1.8,而SnS和SnS/SnS复合物对1 ppm NO表现出n型响应且响应值分别为5.7和11.6。对比分析认为,SnS/SnS复合材料中p-n结异质界面的存在有助于提升室温气敏效应。以上述制备的SnS/SnS复合材料为研究重点,通过Ce掺杂进一步优化室温气敏性能,研究了Ce掺杂量对复合材料结构与形貌的影响规律及其与气敏性能的构效关系。对不同浓度Ce掺杂的SnS/SnS材料进行多种表征手段分析,结果表明,通过改变Ce掺杂量可以调控复合材料中SnS量子点晶粒尺寸和数量;动态气敏测试结果表明,随着铈掺杂量增加,SnS/SnS复合材料对NO的灵敏度先增大再减小,当掺杂量为1%时表现出最佳性能,对1 ppm NO响应值提升到22.1,响应/恢复时间为30 s/45 s,能检测浓度低至1 ppb的NO气体,并且具有良好的长期稳定性。通过第一性原理计算结合扫描透射电子显微镜、紫外光电子能谱等表征手段研究Ce掺杂对SnS/SnS复合材料气敏性能的调控机理。分析认为,Ce掺杂在SnS量子点表面晶格中形成Sn-S-Ce键对SnS量子点成核与生长具有抑制作用,通过调控Ce掺杂比例可在SnS纳米片气敏材料表面形成尺寸与数量合适的SnS量子点,优化复合材料的固-固异质界面,增进固-气界面电荷转移与载流子传输,并提高空气稳定性。

关键词： 多线程   无锁数据结构   本地缓冲区   原子指令   负载均衡   局部性良好  

摘要： 近些年来,处理器的发展趋势由高频转向多核,这使得利用多线程发挥多核处理器的计算能力具有现实意义。消息队列在操作系统和应用程序中均有广泛应用,但基于锁同步机制的消息队列无法发挥多核处理器的优势,同时锁的使用增加了数据竞争和死锁等严重问题的风险。因此,研究人员对无锁数据结构进行深入研究,使用比较与交换同步原语的无锁数据结构能够摆脱数据竞争和死锁等问题,但是大多数无锁数据结构伸缩性不够良好,未能充分发挥多核处理器的性能优势。消息队列的核心数据结构是队列和过滤器,因此利用伸缩性良好的队列和过滤器提升消息队列的性能具有重要研究意义。本文以对现有消息队列进行改进为背景,以无锁数据结构相关技术为切入点,对消息队列中间件的实现进行研究,主要工作如下:(1)提出基于获取与增加的无锁队列DQueue。每个生产者使用本地缓冲区暂存入队请求,当缓冲区满时将数据批量写入共享队列,消费者读取暂存在缓冲区的数据时,使用普通访问语句代替昂贵的原子指令,通过减少缓存缺失和写缓冲区刷新提升效率。(2)提出两种基于比较与交换的Cuckoo哈希表。在写负载大于读负载的情况下,基于比较与交换的负载均衡Cuckoo哈希表通过实时限制每个桶的负载率提升写入效率。在读负载大于写负载的情况下,基于比较与交换的局部性良好Cuckoo哈希表通过将数据项集中存储在哈希表某一区域内提高正向查询效率。(3)提出消息队列CDMQ,将基于比较与交换的Cuckoo哈希表改进成并发Cuckoo过滤器CCF。CDMQ以CCF和DQueue为基础,多个生产者写入数据,消费者读取通过CCF过滤检验的数据。实验表明,CDMQ具有吞吐量高,伸缩性良好的优点。

关键词： QC-LDPC码   度分布   EXIT图   相干光通信系统   直接检测系统  

摘要： 随着云时代的到来,网络流量暴增,高速传输的光通信网络是人们日益迫切的需求。然而在长距离相干光通信系统中,传输速率过高或传输距离过长都会造成数据因受光放大器噪声和线性、非线性传输损伤的影响出现大量错误。在短距离传输系统中,特别是基于正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)的直接检测强度调制系统(Intensity-Modulation and Direct-Detection,IM/DD),受限的器件带宽也会造成系统性能的下降。因此,在光通信系统中引入信道编码是必然的趋势。低密度奇偶校验码(Low Density Parity Check,LDPC)作为前向纠错编码的一员在19世纪末被证实译码性能趋近香农极限。准循环低密度奇偶校验码(Quasi-Cyclic LDPC,QC-LDPC)作为结构化的LDPC码,不仅编译码复杂度低,而且其准循环的特性让它更适合硬件实现。本文主要在低功耗低延迟QC-LDPC码的设计和在带宽受限OFDM光系统中QC-LDPC与OFDM子载波的优化映射两个方面展开研究,主要贡献如下:(1)针对低功耗低延迟光通信系统,提出一种基于有限迭代次数的QC-LDPC码的构造方法。该方法在EXIT图中使用有限迭代次数下译码成功的最小信噪比作为度分布的衡量标准,有效解决了以无限迭代次数为前提的传统最优度分布不适合低功耗通信系统的问题。仿真结果表明所提出的QC-LDPC码相较于传统度分布构造的QC-LDPC码在不同调制格式、QC-LDPC码码率、最大迭代次数、光滤波器带宽的情况下都展现出更好的译码性能。(2)针对带宽受限的IM/DD-OFDM系统,提出一种根据子载波的可靠性分配QCLDPC系统符号和校验符号的方法。通过116Gb/s,2km和101.7Gb/s,5km的传输实验,我们证明了所提分配算法相较于传统分配算法在不同接收光功率、QC-LDPC码码率、最大迭代次数、系统带宽、传输距离、循环前缀长度都能够获得可观的性能提升。并且,此方法更适用于由有限迭代次数QC-LDPC码编码的低功耗低延迟光OFDM系统。

关键词： 静态随机存储器   低功耗   读写分离   隧穿场效应晶体管   正偏p-i-n电流  

摘要： 为了降低芯片的整体功耗，实现静态随机存储器（StaticRandomAccessMemory,SRAM）的低功耗设计是十分重要的，因为SRAM在芯片中占据了大部分的面积。一直以来，降低电源电压是降低芯片整体功耗最直接和最有吸引力的一种方法。然而，降低金属氧化物半导体场效应晶体管（MetalOxideSemiconductorFieldEffectTransistor,MOSFET）的电源电压是一个巨大的挑战，因为它会导致低的导通电流和高的泄漏电流。隧穿场效应晶体管（TunnelFieldEffectTransistor,TFET）的阈值电压较低，因此基于TFET的SRAM单元能够在低电压下工作。本文提出了一种适用于低电压下以降低电路功耗的10TTFETSRAM单元电路。论文主要工作如下：　　一、论文首先介绍了MOSFET应用于低电压下以实现低功耗设计的局限性以及基于TFET的电路在低功耗应用中的优势。其次，通过仿真展示了TFET的输出特性曲线，指出TFET具有单向性以及存在正偏p-i-n电流，这些特性会对SRAM单元的性能造成影响。最后着重分析了TFET的特性对6T、7T、9T、施密特触发器型10T和组合访问管10TTFETSRAM单元的影响。　　二、在了解TFET的特性对SRAM单元影响的基础上，提出了一种新型10TTFETSRAM单元。提出的SRAM单元具有如下的优点：1）利用读去耦结构，增强了单元的读稳定性;2）通过打断单元的正反馈回路，加快了写操作速度;3）消除了正偏p-i-n电流使其静态功耗以及读写平均功耗较低;4）解决了读半选干扰问题。此外，提出了用来提高读字线电压以降低读延迟时间的读字线电压抬升电路，介绍了其电路结构并对其电路功能进行了验证。　　三、对设计的新型10TTFETSRAM单元电路的性能作了仿真。通过对比发现，工作电压为0.6V时，新型10TTFETSRAM单元的保持静态噪声容限比访问管源极外接型6T（O_6T）、7T、9T和施密特触发器型10T（ST_10T）单元的有20%的提升，读静态噪声容限较7T和ST_10T单元的分别提高了21%和57%，静态功耗比O_6T、7T、9T和ST_10T单元的降低了约4个数量级。此外，所提出的单元在写静态噪声容限和写功耗方面同样表现出了很强的竞争优势。

关键词： 电压跌落   自适应时钟   快速时钟调频   低功耗  

摘要： 数字芯片设计中通常会在最小工作电压上添加电源电压保护带,即留有一定的电压余量以确保芯片在最坏情况下仍能正常工作。然而,实际工作中,最坏情况较少发生,芯片增加电压保护带却带来了额外的功率消耗。针对上述情况,一种有效的解决方案是采用自适应时钟技术在电压降产生的时候立刻调节时钟频率以降低电压降产生的影响,从而降低电源电压保护带、提升芯片能效。基于上述方案策略,本文完成了基于电压降监测的自适应调频系统设计——通过监测路径的时序情况来监测电压降的产生,然后再根据反馈的电压预警信号调节系统时钟频率。本文主要工作和创新如下:1)提出“可配置监测路径+延迟线采样”的电压降监测方案,解决了振荡环监测方案中工作频率范围受限、量化误差较大的问题。该方案采用与非门作为延迟单元,减小了延迟线级数从而简化电路结构、减小电路面积。2)利用延时锁相环生成不同相位的时钟,通过不断在时钟之间切换从而实现了单个周期响应时间的快速降频电路,该电路可以在700 MHz到2 GHz频率范围内稳定工作,具有一定的抗干扰能力,电压波动超过80 m V/10 ns时延时锁相环才会失锁。3)提出无毛刺时钟切换的方案,解决了在降频时钟和原时钟之间切换时可能产生毛刺的问题。本文采用SMIC 28 nm工艺进行设计,监测电路的面积为45×44μm,调频电路的面积为100×150μm。仿真结果表明,监测电路输出编码随电压变化呈现良好的线性度,电压灵敏度达到5 m V/1 bit,通过配置阈值可以监测不同幅度的电压降,且不会对频繁出现的低于此阈值的小电压波动作出反应;调频电路能够在一个周期的时间内完成对电压预警信号的响应,并且将系统性能损失控制在9.1%和16.6%之间,降频时钟抖动相当于时钟周期的4.2%。

关键词： 机器视觉   CMOS图像传感器   动态视觉传感器   地址-事件表示协议   像素   异步通信   仲裁  

摘要： 在当今社会,随着科技的不断进步,机器视觉越来越多地代替人类进行视觉信息的获取,帮助人类处理复杂的现实生活环境。机器视觉通过图像传感器获取图像信息,将捕捉到的光学信息转换为电信号,电信号经过处理后用来表示每个像素点的灰度信息,后期通过灰度信息重构图像。传统的CMOS图像传感器基于帧和曝光时间,以固定频率输出图像信息,因而在机器视觉进行后端处理时具有数据量大、处理延时大、噪声大、动态范围低等缺点。为了让机器视觉更加趋向于人眼的视觉系统,出现了模仿生物视网膜工作机制的动态视觉传感器(Dynamic Vision Sensor,DVS)。DVS只捕捉图像的动态信息,将外部光强信息的变化转化为事件脉冲进行后续处理,因此具有响应速度快、延时低、图像稀疏和动态范围大等优点。DVS进一步提升了机器视觉的性能,可以应用于高速运动目标的检测与识别、自动驾驶等领域。本文设计了一款DVS芯片,由像素阵列、行/列线或电路、行仲裁电路、行编码电路和列读出电路组成。其中像素电路在外部光强信息变化时产生对应的事件,线或电路、行仲裁电路、列读出电路和编码电路选中有事件产生的像素并将该像素所在位置通过地址-事件表示(Address-Event Representation,AER)协议输出到芯片外部,实现芯片的异步通信。在本论文中,提出了一种新颖的组像素模块电路,通过相邻四个像素分组的组像素不仅能过滤可能存在的噪声事件,还减小了后续电路的处理规模,从而减小电路功耗;采用了三输入平均仲裁电路,从而确保行仲裁电路在三行电路同时发出行请求信号时,每次仅选择其中一行有效且每次选择的优先权依次轮换;采用了快速搜索的列读出电路在每个时钟周期输出选中的组像素的列地址和每组像素的ON/OFF事件信息,没有冗余的时钟周期,解决了采用二维仲裁的DVS延时大的问题。本论文在对芯片系统框图设计及子模块电路设计的基础上,采用0.18um CIS工艺,通过Cadence仿真软件平台对子模块电路及整体电路进行了仿真验证,并且对像素阵列为6×8的整体电路进行了后续版图设计和后仿真验证。仿真结果表明,本芯片的动态范围为101d B,对比敏感度为35%,填充因子为12%,芯片整体功耗为39.41u W,平均到每个像素的功耗为0.821u W,芯片每秒可处理的像素点个数为200M,电路的性能指标均符合设计要求。