关键词： 机器视觉   CMOS图像传感器   动态视觉传感器   地址-事件表示协议   像素   异步通信   仲裁  

摘要： 在当今社会,随着科技的不断进步,机器视觉越来越多地代替人类进行视觉信息的获取,帮助人类处理复杂的现实生活环境。机器视觉通过图像传感器获取图像信息,将捕捉到的光学信息转换为电信号,电信号经过处理后用来表示每个像素点的灰度信息,后期通过灰度信息重构图像。传统的CMOS图像传感器基于帧和曝光时间,以固定频率输出图像信息,因而在机器视觉进行后端处理时具有数据量大、处理延时大、噪声大、动态范围低等缺点。为了让机器视觉更加趋向于人眼的视觉系统,出现了模仿生物视网膜工作机制的动态视觉传感器(Dynamic Vision Sensor,DVS)。DVS只捕捉图像的动态信息,将外部光强信息的变化转化为事件脉冲进行后续处理,因此具有响应速度快、延时低、图像稀疏和动态范围大等优点。DVS进一步提升了机器视觉的性能,可以应用于高速运动目标的检测与识别、自动驾驶等领域。本文设计了一款DVS芯片,由像素阵列、行/列线或电路、行仲裁电路、行编码电路和列读出电路组成。其中像素电路在外部光强信息变化时产生对应的事件,线或电路、行仲裁电路、列读出电路和编码电路选中有事件产生的像素并将该像素所在位置通过地址-事件表示(Address-Event Representation,AER)协议输出到芯片外部,实现芯片的异步通信。在本论文中,提出了一种新颖的组像素模块电路,通过相邻四个像素分组的组像素不仅能过滤可能存在的噪声事件,还减小了后续电路的处理规模,从而减小电路功耗;采用了三输入平均仲裁电路,从而确保行仲裁电路在三行电路同时发出行请求信号时,每次仅选择其中一行有效且每次选择的优先权依次轮换;采用了快速搜索的列读出电路在每个时钟周期输出选中的组像素的列地址和每组像素的ON/OFF事件信息,没有冗余的时钟周期,解决了采用二维仲裁的DVS延时大的问题。本论文在对芯片系统框图设计及子模块电路设计的基础上,采用0.18um CIS工艺,通过Cadence仿真软件平台对子模块电路及整体电路进行了仿真验证,并且对像素阵列为6×8的整体电路进行了后续版图设计和后仿真验证。仿真结果表明,本芯片的动态范围为101d B,对比敏感度为35%,填充因子为12%,芯片整体功耗为39.41u W,平均到每个像素的功耗为0.821u W,芯片每秒可处理的像素点个数为200M,电路的性能指标均符合设计要求。

关键词： 边缘“AI”   图像增强   MobileNetV2   分频电路   低功耗  

摘要： “边缘人工智能”（edged artificial intelligence,edged AI）将机器学习带到了移动端,为大数据的研究有效地降低了时间成本、经济成本、能源消耗,在人们的视线中逐渐明朗,众多行业中对边缘AI的技术研究也伴随着人工智能的发展与成熟逐渐崭露头角。随着气象现代化建设的进程,很多地方都建成了自动雪深探测仪,绝大多数地区都采用江苏省航天新气象科技有限公司自主研发生产的地面降水降雪探测（ground-baesd instrument shower-snow,DSS1）型雪深探测仪,在雪面天气,依托自动测量雪深的有效手段,在防灾减灾方面发挥了极大的作用,然而也不时出现一些错误数据。本文主要研究移动端雪面识别技术,从机器学习的角度出发,辅助雪深激光探测仪识别测雪板上的雪,降低误测率。本文以带有深度学习模块的嵌入式海思Hi3559A为硬件处理器,针对移动端设备内存小、算力低、供电不足、设备后期维护成本高等难题,设计了低功耗嵌入式雪面识别系统,主要研究内容如下:1.根据图像裁剪原理,从位置信息的角度出发,保留敏感像素点,尽可能避免图像裁剪带来的信息损失,有效减少计算量,提高图像分类的识别率;2.设计了图像增强算法,通过非线性变换Y分量修改图像亮度范围,使得当前场景下图像画质达到最优,在保持图像颜色信息的条件下提高清晰度,遇到霜冻、雾霾、降雨等天气,仍然可以正常识别;3.训练caffe1.0框架下的Mobile Net V2图像分类网络并移植到Hi3559A模组中,实现雪面的自动识别;4.在硬件电路中增加分频电路判断方波个数,电路全部采用场效应管以达到低功耗、低延时的目标;在测试环节中,主要进行了功能测试和性能测试两个方面,测试的结果表明模组能够实现图像采集、图像处理和图像分类、通用型输入输出接口（general purpose input/output,GPIO）输出功能。性能测试表明,平均功率2W,漏电流为0.031A,待机电流为0.185A,识别率99.7%,识别一张图片的时间为0.8s,可以应用于气象监测领域。

关键词： 微控制单元   Cortex-M0   AMBA   数字低功耗   FPGA验证  

摘要： 二十一世纪以来,随着集成电路的迅速发展以及其代工厂工艺节点的不断缩小,我们的工作和生活早已与集成电路密不可分。5G、自动驾驶、工业控制、物联网等新兴产业更是依赖于集成电路,而其中微控制单元(MCU)则是必不可少的核心模块之一。目前绝大多数MCU产品都是基于ARM公司提供的CPU针对不同的应用场景进行设计,最为普遍的是八位和十六位的MCU,能够基本满足中低端的市场需求,但是在未来,高效、低功耗的三十二位MCU一定会成为市场的主流。本文基于高性能以及低功耗的需求,选取了ARM公司的Cortex-M0作为CPU,基于AMBA总线协议,结合FPGA上板调试完成了一款32位MCU芯片的设计、流片以及验证。本文遵循由上到下的设计原则,首先分析了Cortex-M0核内部结构以及AMBA总线协议,为后续MCU架构的设计以及各个模块的设计提供了理论基础。接着阐述了数字IC功耗的来源以及低功耗的具体实施方法,为各个模块的低功耗设计提供理论基础。本文基于MCU系统功能定义以及模块的划分,完成了MCU架构设计,并对各个子模块进行Verilog硬件语言的编写及仿真,在此过程中基于功耗优化理论经行了低功耗设计。在完成各个模块的设计之后编写顶层例化,至此完成源码的设计阶段。之后结合Keil开发工具和FPGA实现软硬件的联合仿真,极大增强了设计的可靠性。本文设计了两版MCU,第一版在完成了源码编写以及仿真之后,基于CMOS180nm工艺,继续完成了DC综合、INNOVUS布局布线、后仿真以及版图的输出。设计PCB以及测试平台的搭建完成芯片测试。3.3V给IO供电,1.8V给内核供电情况下,工作电流在0.01A左右,时钟频率最高能跑到50MHz,逻辑输出基本符合预期。第二版在第一版的基础之上,改进了MCU架构以及增加了核心的中断服务模块,极大地降低了功耗,增强了MCU的实用性。基于CMOS 65nm工艺,继续完成了DC综合、INNOVUS布局布线、后仿真以及FPGA验证。应用软硬件结合方式并结合FPGA对MCU进行了验证,时钟频率最高能跑到80MHz,在给予不同的外部中断时,MCU能正确响应中断并在指定从设备将结果正确输出,与仿真结果一致,符合设计预期。

关键词： 温室   LoRa   低功耗   感知节点   自适应周期传输机制   数据压缩  

摘要： 及时、精准地监测环境参数,是温室种植实现精准调控、高效稳产的前提和关键。无线组网监测技术因其成本低、部署便捷、可全天候监测的优势,已被广泛应用于温室种植。无线监测网络的感知节点由电池供电,如何降低节点功耗,在有限的电量下延长整个网络的生存周期,是无线组网监测的核心问题。传统方案通过休眠机制,降低感知节点数据发送频次来降低功耗,但牺牲了监测实时性。本文设计一种基于LoRa的低功耗智能无线感知节点,使用自适应周期传输机制智能调控发送频次,兼顾监测实时性,并从硬件层面和数据层面出发,减小数据传输量,进一步降低感知节点的功耗,提升无线通信质量。本文主要研究内容如下:分析应用于温室环境下感知节点的设计需求,特别是防水防尘需求,确定防护壳选型,在此基础上确定总体设计方案及各器件的选型。感知节点硬件设计包括电源管理单元设计,处理单元设计,硬件开关电路设计,传感器及LoRa模块外围电路设计。其中设计硬件开关电路来配合休眠机制,降低节点功耗。设计了基于MM32L362PF的最小系统板,并依据防水外壳的尺寸需求,设计PCB并完成制作、焊接等过程,对感知节点实物进行组装调试。感知节点软件设计,首先通过格拉布斯准则进行数据预处理,保障采集精度;通过低功耗自适应周期传输机制,实现数据发送频率与监测实时性的平衡,并剔除冗余数据;最终通过基于数据压缩的低功耗数据传输协议,以最小的字节开销实现哈夫曼编码译码,进一步降低发送数据包的长度,以降低功耗,提升无线通信质量。测试结果表明,感知节点可稳定采集并传输温室环境数据,且原始数据经过去冗余和压缩后,无线通信质量显著提升,节点功耗明显降低,在无遮挡情况下,可实现1.2km内组网通信。

关键词： 数模转换器   插值滤波器   ∑-△调制器   失配整形   噪声整形  

摘要： 随着CMOS集成电路技术的飞速发展，低功耗高精度的数模转换器在各类音频信号处理中得到了越来越广泛的应用。将高性能数模转换器作为完整的IP核集成在SOC中已经成为了数模转换器重要的发展趋势。本论文围绕音频数模转换器的低功耗高精度设计开展研究，从系统设计、结构验证、电路设计及数模混合仿真等方面进行了设计与优化，实现了一款完整的音频数模转换器IP核设计。本论文的主要工作包括:　　(1)基于过采样和噪声整形原理，完成了数模转换器的数字电路，包括∑-△调制器、插值滤波器以及失配整形电路的设计。采用系数编码、零点优化、多相分解技术等方式优化了电路的系统结构，采用了一种新型的门控时钟电路避免时钟毛刺的产生，同时采用时分复用运算逻辑的方式，降低了电路功耗。　　(2)针对多位量化的失配问题，采用IDWA的方法降低失配噪声的影响，改进了传统DWA在低频周期信号输入时会产生杂波的不足。在传统DWA算法的基础上，通过仅增加一位DAC单元的优化手段，将低频周期信号输入时的杂波移出信号频带，提高了信号的动态范围，通过Matlab建模验证了IDWA的有效性。　　(3)采用单运放结构实现多比特DAC和模拟低通滤波器，与传统架构相比，大幅降低了数模转换器模拟电路的功耗和面积。使用开关电阻结构DAC，在保证电路工作速度的基础上节省了电路面积和功耗，二阶低通滤波器使用MFB单运放结构，降低了电路对元件值变化的敏感程度，提升了电路稳定性。　　基于上述技术方法和实现手段，采用TSMC0.18μmCMOS工艺，完成了一款24bit音频数模转换器的芯片设计。数模整体仿真结果表明，该数模转换器动态范围达到了98dB，数字部分电流消耗为0.39mA，模拟部分为0.25mA，整体芯片核心面积为0.66mm2。与国内外的其他研究工作相比，本论文在功耗与动态范围上具有优势。论文的研究工作为高端音频数模转换器的IP化设计提供了借鉴和参考。

关键词： 模数转换器   低功耗   流水线式模数转换器   开环放大器  

摘要： 物理世界中,我们能接触到信号都是模拟的。模拟信号作为易于理解的连续信号,当需要在电子设备中进行存储和传输时,必须要转换为二进制的数字信号。因此我们可以说模数转换器是连接物理世界和虚拟电子世界的桥梁。由于模数转换器结构复杂,模块众多,所以在集成电路设计中常常成为设计者的重心之一。近年来,随着5G通信技术的普及,人们对于高带宽、高码率的需求愈发强烈。然而在便携式设备（如智能手机、平板电脑）的电池技术没有大幅度提升的前提下,如何在更低的功耗下实现更高的信号处理和传输速率成为了工业界和学术界研究和开发的热点话题。两步式Pipelined-SAR ADC是现今运用广泛的高速低功耗模数转换器解决方案,它很好地结合了SAR ADC数字化程度高和功耗低,以及Pipelined ADC易于达到较高的带宽的优点,是一种典型的混合架构ADC。本文针对传统的PipelinedSAR ADC,分析它的系统功耗中还可以继续优化之处,指出从残差放大器的结构和时序上入手,可以进一步降低系统功耗。基于这个想法,本文设计了一款基于高线性度低功耗的开环放大器的两步式Pipelined-SAR ADC,通过基于MATLAB的系统行为级建模和基于Cadence Virtuoso的电路设计仿真,验证了提出想法的可行性。本设计基于28nm的CMOS工艺,在0.9V电源电压下实现了500MS/s采样率和12位精度。在对系统输入奈奎斯特频率的满幅度信号时,系统实现的SINAD是63.88d B,SNR是64.63d B,SFDR是75.40d B,通过计算得到有效位数为10.32位。

关键词： 超低功耗   SRAM   近似结构   图像处理   灵敏放大器  

摘要： 静态随机存储器（Static Random Access Memory,SRAM）是片上系统（So C）的重要组成部分,被大量应用于手持电子设备、传感器和医疗器械等超低功耗应用中。由于动态功耗与电源电压呈平方倍的关系,降低系统电源电压可以极大地降低其功耗。但由于在超低压下SRAM单元难以稳定工作,单纯地降低电源电压已经不再能满足超低功耗的需求。从而在一些可以忍受低位错误的应用中,如视频图像处理、大数据和神经网络等,采用近似SRAM结构可以进一步地降低系统的功耗和面积。本文首先介绍了超低功耗SRAM的设计方法,主要分为低压下的单元稳定性设计和近似结构设计。本文根据现有的对超低功耗SRAM电路的研究和设计,提出了一种可以应用于图像处理的采用近似结构单元设计方法的超低功耗SRAM电路,近似结构是指在SRAM的一个字中,高位和低位单元采用不同的单元结构。高位单元采用稳定性相对较高的单元结构,用于存储像素数据的高位,而低位单元的稳定性相对高位较低,以降低系统的功耗和面积。通过仿真对本设计的SRAM电路的高低位单元与各种单元的主要性能参数进行比较。同时对噪声容限、写裕度进行蒙特卡洛仿真得出高低位单元的错误率。本文搭建了一个1Kb大小的近似SRAM电路,同时设计了一个新型的灵敏放大器电路,用以解决单端读操作结构SRAM在超低压下存在的问题。之后对SRAM阵列电路进行了功能上的仿真,结果表明本设计的SRAM电路可以实现正确的保持和读写功能。在最低工作电压0.5V时,TT工艺角、25℃条件下,本设计的SRAM电路的最大工作频率约为250MHz。在以图像处理为应用对电路性能进行仿真时,根据高低位单元的错误率,利用MATLAB对图像插入随机错误,同时通过对电路的性能、面积和功耗之间进行权衡得出了在本设计的SRAM电路的一个8bit字中,高位单元的数目为3,低位单元的数目为5,单元阵列面积相比于纯低位SRAM电路单元阵列增加仅约为5.77%。本设计的SRAM电路的最佳工作电压为510m V至520m V之间,在该电压范围内,电路的平均动态功耗相比于纯低位SRAM电路增加了15%左右,性能则提升了55%以上。实现了付出较小面积和相对较低功耗损失的情况下,获得了显著的性能提升。

关键词： 低功耗   网表优化   超深亚微米   物理设计   数字集成电路  

摘要： 进入二十一世纪，随着新兴信息产业的快速发展，物联网技术（InternetofThings，IOT）被认为是信息科技产业的第三次革命，正不断改变和丰富人们的生活方式。物联网技术的基础是传感、数据处理和无线连接，而芯片是物联网进行数据处理的核心，其多元的应用场景和特性使得物联网芯片更偏向于低功耗和高整合度。过高的功耗不仅会降低芯片的性能和可靠性,还会额外增加芯片的封装成本,所以采用新的低功耗物理设计方法变得越来越重要。　　本文基于TSMC55nm工艺，采用低功耗物理设计，设计了一款物联网控制芯片，芯片面积为2.13mm*2.22mm，芯片规模约为300万门，此外还包含89个宏单元，最高时钟频率为120MHz。　　本文通过在芯片的物理设计阶段进行低功耗的设计，提出了在改善时序结果的前提下进行功耗优化的物理设计方法，主要包括以下四点：（1）为了解决布局后时序和功耗问题，本文提出了结合布图信息和电路开关节点的开关活动信息，进行门级到门级的网表优化，实现对门级网表进行功耗和时序优化。结果表明，相比网表优化前，建立时间（setuptime）的最差违例值（WorstNegativeSlack，WNS）减小了92.0%，总功耗减小了7.7%。（2）在布局阶段，为了解决布局后功耗和时序恶化问题，本文提出了在布局前通过功耗驱动设定和翻转率反标，进行翻转率负载协同优化，并将高翻转率的单元通过设定单元组的方式进行固定配置，来实现优化功耗和时序。结果表明，相比传统布局，建立时间的WNS减小了91.2%，总违例条数减小了64.6%，功耗减小了8.8%。（3）在时钟树综合阶段，为了降低时钟网络功耗，提出了对时钟单元和时钟模块进行固定配置的设计方法。结果表明，相比传统时钟树综合，建立时间的WNS减小了79.5%，保持时间（holdtime）的WNS减小了79.9%，功耗降低了14.3%。（4）在布线阶段，为了解决布线拥塞和迂回绕线，提出了分层次优先布线和迭代布线，分别对时序严格路径、存储器、I/O单元进行优先布线。结果表明，相比传统布线，建立时间的WNS减小了52.3%，功耗减小了3.8%。上述低功耗设计方法将芯片总功耗降为72.39mW，相比传统设计方法减小了14.4%，实现了优化功耗的目的，并在优化功耗的同时加速时序的收敛，缩短了设计周期。

摘要： Maxim宣布与专注于人工智能(AI)边缘计算的Xailient Inc达成合作,Xailient在其Detectum专利神经网络方案中采用Maxim Integrated的MAX78000超低功耗神经网络微控制器,检测并锁定视频、图像中的人脸。与传统嵌入式方案相比,Xailient的神经网络技术方案将功耗降低250倍(仅为280微焦耳),每次检测运算只需12ms,支持网络的实时运行,速率高于当前市场上最高效的边缘计算人脸检测方案。

标准号: SJ 21612-2021