关键词： 忆阻器   低功耗   神经突触仿生   人工神经网络   光电突触   ZnO  

摘要： 随着人工智能的飞速发展,构建人工神经网络成为人们的迫切需求。忆阻器作为一种新兴的电子元件由于具有与神经突触相似的非线性传输特性,在神经突触仿生领域有着潜在的应用前景。氧化物是构筑忆阻器的重要材料体系,其中ZnO由于具有化学稳定性高、材料储量丰富、环境友好等优点成为构筑忆阻器的基础材料。然而,一方面由于ZnO本身存在大量本征缺陷(如O空位),导致薄膜载流子浓度高,在ZnO基忆阻器运行时需要能耗较高,不能满足类脑突触仿生的需求,因此低能耗的ZnO基忆阻器件亟待开发;另一方面开发具有光电学习能力的突触器件是未来构建高效类脑神经网络的重要分支,而ZnO材料良好的光电性质,为开发光电突触器件提供了良好平台。本论文基于以上需求开展研究,具体研究内容如下:***基超低能耗忆阻器件研究:我们采用磁控溅射制备基于N掺杂ZnO薄膜的Au/ZnO:N/TiN/PET器件,利用N掺杂的自补偿效应,降低薄膜载流子浓度及器件运行电流,从而实现超低运行功耗。通过调节制备过程中的N分压,优化薄膜中的N/Zn比,获得了稳定运行的ZnO基低能耗忆阻器,单次运行功耗仅为60 f J,与生物突触可比拟(<100 f J)。进一步,具有温度依赖的离子扩散过程表明器件阻变的物理机制来源于氧离子迁移和扩散。同时,在电学特性测试中,通过改变刺激器件的电脉冲幅值、宽度、数量、频率等参数,实现了对兴奋突触后电流、对脉冲刺激异化、脉冲时序依赖可塑性和经验依赖可塑性等神经突触学习功能的模拟。***基光电忆阻器件研究:我们使用磁控溅射技术制备具有HfO/ZnO异质结的Au/HfO/ZnO/ITO光电忆阻突触器件。电学特性和吸收测试结果表明,器件能够在波长为390 nm的光脉冲刺激后产生持续性光电导现象。进一步,通过对器件的光电忆阻特性测试分析得知,器件产生的持续性光电导是源于磁控溅射制备非晶HfO薄膜中缺陷捕获位点对为ZnO中光生空穴和电子的捕获/解吸作用。利用这种持续光电导现象,我们通过调节光脉冲强度、时间、频率等参数,实现了短期/长期可塑性、经验式学习行为等光电突触学习功能的模拟。另外,利用光脉冲和电脉冲的协同刺激作用在器件上实现了生物学习中光增强和电抑制行为。

关键词： 申威处理器   多线程   SIMD向量化   HEVC   帧间预测  

摘要： 随着视频技术的发展,人们对视频质量和压缩效率的需求越来越高,需要更高效的编码标准来满足大众日常需求。高效视频编码（High Efficiency Video Coding,HEVC）标准于2013年被发布,能够获得与H.264/AVC相同视频分辨率和压缩效率基础上,并且可以节约50%的视频码流。HEVC标准能够高效处理视频码流是因为采用先进的编码技术,但是编码算法的复杂度却大大增加,主要体现在帧间预测模块中。因此在不影响HEVC视频质量的前提下,提升编码性能是主要的研究方向。HEVC标准逐渐成为了视频行业的主要应用标准,FFmpeg编解码库和X265编码库比较符合HEVC标准的编解码函数库。两者具有较好的可移植性,能够适用于不同处理器的架构。申威处理器是基于我国自主研制架构的国产处理器,具有自主可控性,能够适用于服务器和桌面机。相比较x86、intel等架构,目前申威平台下,对处理HEVC标准视频的编解码函数库还不太完善。FFmpeg编解码库和X265编码库不能完全适用于申威处理器,两者在申威421处理器下编译时还不能识别申威架构,需要将两者移植到基于申威架构的申威421处理器。移植过后的编解码函数库在视频转换过程中会出现浮点异常,并且两者能够正常进行视频转换后,对HEVC标准的视频转换效率较低。为了促进多媒体软件在国产申威421处理器的有效运行,本文开展了相关的代码移植和优化工作,主要工作内容与贡献点如下:1.总结了对HEVC标准视频处理过程中所用到的关键技术,并且对目前市面上的编解码函数库进行分析,选出FFmpeg编解码库和X265编码库是作为移植到申威421处理器合适的对象,并对两者处理视频时所用到的主要函数编解流程进行总结。2.详细分析了FFmpeg编解码库和X265编码库移植到申威421处理器存在的问题,发现两者在软件编译的过程中不能识别申威架构;在转换成HEVC标准视频的过程中出现浮点异常的错误;X265编码库不具备调用Open MP线程库的功能。通过在编译阶段增添识别申威架构的指令、使用申威浮点控制寄存器指令和编写X265编码库的编译文件链接到Open MP线程库解决以上问题。3.X265视频编码函数库移植到申威架构的编码性能较低。为了提高国产平台上的音视频处理能力,分析了X265编码库中视频编码的各个编码模块性能。针对HEVC编码标准中的编码模块在申威处理器视频转换过程中耗时较多的问题,采用Open MP多线程技术、代码优化和向量化技术对编码模块进行了优化。通过实验验证了采用本文的优化方法在申威平台下对X265视频编码库是否有优化效果,通过6个测试序列的实验结果表明,优化后的X265编码库对视频编码时间效率和视频PSNR值方面都有一定提升。

关键词： 关键词识别   低信噪比   帧内计算   多位宽乘法器   可重构  

摘要： 语音关键词识别是人机交互中重要的一环,一个好的语音关键词识别系统要求实时性、高精度、低功耗和高鲁棒性。而目前对语音关键词识别的研究几乎都是建立在无噪声或者高信噪比情况下的。因此本文从算法到硬件,对低信噪比环境下的关键词识别系统方案进行了研究和设计,并最终设计了一套低信噪比下具有高识别率低功耗的关键词识别系统。在算法上,本文实现了卷积循环神经网络的语音关键词识别算法。首先针对低信噪比的语音关键词识别,结合硬件设计了一套轻量级混合神经网络。然后采用定点化量化方法进行训练,将权重量化为10bit,数据直接定点化为16bit。最后得到的网络模型在在信噪比为-5d B的情况下,4个关键词的识别准确度可达86.4%,在无噪声环境下准确率可达到97%以上。在硬件上,本文实现了上述网络的电路优化设计。首先本文针对实时语音识别提出了帧内计算方案,将集中的神经网络计算分散到不同的时间段,实时识别延时降低了80%。然后设计了可重构计算阵列,集中实现卷积、循环网络和全连接运算来充分利用计算资源,计算电路面积节省60%。最后作为补充,本文将计算阵列中的乘法器替换为多位宽乘法器,为分层量化提供了可能。本文电路设计采用TSMC 22nm工艺,进行布局布线后的面积为0.76mm。当工作频率为250KHz可以实现对语音的实时处理,功耗约为6.89μW。比通常的KWS系统在-5d B噪声下准确率提升5～10%。

关键词： MWMT   DMA   AXI   多模式推断  

摘要： 在21世纪,得益于科技和先进工艺的不断发展,智能芯片的成本越来越低,越来越多的人可以用得起智能设备,原来匮乏的原始数据也不再或缺,新的应用场景应运而生。新的应用场景要求芯片的神经网络推理准确率更高,随之而来芯片内部的网络模型也越来越复杂,究其根本原因是特征参数量与计算量呈指数式地增长。然而,基于万物互联的大数据背景,现有的人工智能芯片在智能家居、车载等实时应用场景中,实现起来困难重重。新的实际使用场景给芯片发展带来了新的瓶颈问题,总结起来主要是芯片能效比低下、资源利用率不高的问题。为了解决该瓶颈,近年来学术界和工业界提出了种类繁多的ASIC(专用人工智能处理器架构)。然而,现有架构通过提高运行频率与增加计算存储单元阵列来提升算力,其已经面临诸如计算单元利用率低下,实现成本高,通讯带宽受限,可扩展性差,功耗高等问题。针对以上问题,研究团队在前期工作中提出MWMT(多权重多线程)执行模型的智能计算体系架构。本文针对定制化设计MWMT执行模型的ASIC芯片进行不同层面的优化。首先,基于卷积神经网络中权重和数据在神经网络中重复调度的特性,本文提出了引导从属协同阵列的结构,重点提高在计算过程中的控制信号分时传递复用,侧面也提高了数据和权重的复用性,减少了数据调度。在保证芯片功能不缩减的前提下,实现面积7%的缩减,降低了芯片的流片成本。另外,本文研究了计算内核与外部存储设备的数据调度,发现由于专用接口协议的限制,数据交互的控制冗余,纷乱复杂。经过调研,针对本文中的定制化芯片,本文设计了DMA(直接内存访问)模块,用于内核计算单元直接访问外部DDR(双倍速率同步动态随机存储器)存储,将已有Xilinx(赛灵思)的专用接口协议更改为业内应用更为广泛的AXI(高速扩展接口)协议,利用状态机实现,提高了数据交互的效率,系统总体延时减少了8%。最后,本文分析了不同神经网络中对于卷积、池化、全连的数据调度,兼容外部存储DDR接口协议带宽的要求,并结合批处理的设计,创新提出了多模式推断的设计,针对本文中的ASIC芯片,结合重组批处理,将原有带宽利用率的18.75%提高到了93.75%,进一步提高了系统的效率。本文的工作从团队前期的MWMT执行模型ASIC芯片出发,内容涵盖数据流的分析,神经网络结构的研究分析,总线带宽的利用率分析,优化后结构的代码实现,后端综合的优化,FPGA(现场可编程门阵列)的验证。本文创新的提出了引导从属协同计算阵列的架构,并分析神经网络结构,创新提出了多模式推断机制,极大地提高了系统的效率,对未来人工智能领域、算法、架构等设计具有重要的参考价值。

关键词： 低压差线性稳压器   自偏置共源共栅   动态偏置   快速瞬态响应  

摘要： 集成电路的飞速发展促使电子产品技术不断革新。在集成电路中,电路模块都需要电源管理系统提供一个稳定的电压,其中LDO、DC/DC转换器、AC/DC转换器、电荷泵等都在电源管理系统中扮演着重要角色。LDO作为电源模块的一种,因具有结构简便、成本低、电路性能优越等优势,使其在电源管理系统中占有重要地位。在实际LDO电路中,很多的问题影响着LDO的性能。通过设计一些性能增强电路,解决LDO电路中存在的功耗高、噪声大、瞬态响应慢等问题,对于LDO电路的发展有着重要的意义。针对LDO功耗高的问题,本文采用对称式误差放大器结构,在减小系统功耗同时,增加系统单位增益带宽,提高系统瞬态响应速度。通过对比分析三极管和MOS管的构成及在电路中的工作状态,采用PMOS管作为功率管,可以减小系统中静态电流,实现低功耗。针对LDO瞬态响应慢的问题,采用动态偏置补偿技术,当LDO系统输出电压发生抖动,动态偏置电路能够为功率管提供电流,减小输出电压稳定时间,从而提高系统瞬态响应。在深入研究LDO电路稳定性基础上,采用ESR零点补偿、前馈补偿、米勒补偿技术,将系统次极点消除,提高系统稳定性。为给系统提供一个零温度系数的参考电压,采用自偏置共源共栅结构设计一个带隙基准电路,该电路在抑制MOS管器件沟道长度调制效应的同时,降低基准电路中噪声,提高系统稳定性。本文基于SMIC 0.13μm CMOS工艺,进行LDO电路仿真。仿真结果显示:LDO在2V-5V内正常工作,电路输出额定电压为1.81V,电路在轻载工作时,系统消耗静态电流为18.2μA,该系统开环增益达到77.2d B,相位裕度为85°,当负载电流在短时间内从10μA变化到30m A时,产生的欠冲电压为294m V,瞬态响应时间为2.7μs,过冲电压为213m V,瞬态响应时间为3.7μs。电路整体噪声为5.448μF/sqrt(Hz),低频时电源抑制比为-70.68d B,1KHz时为-56d B,1MHz时为-23d B。仿真结果表明,本文设计的LDO满足低功耗、快速瞬态要求。

关键词： 土壤水分   监测技术   低功耗   LoRa   网络技术  

摘要： 灌溉是保证旱区农作物健康生长的关键措施。我国灌溉面积大,农业用水效率不高,及时准确获得农田中的水分信息,对提高灌溉用水使用效率具有重要意义。传统的土壤水分测量一般用取样烘干法,费时费力,对土壤扰动大,不便于长期定点监测土壤水分的动态变化情况。为了解决大面积土壤水分定点实时监测问题,本文初步设计开发了一种低成本、精度较高的数字式土壤水分传感器,并设计了低功耗的信息采集传输终端,用LoRa技术组网构建了一种土壤水分温度实时监测系统。该系统主要由土壤水分传感器和温度传感器、低功耗信息采集传输终端、基于LoRa(Long Range)的远程传输网络和开发的农田土壤水分温度实时监测网站组成。论文的主要研究工作与结果如下:(1)在分析土壤介电特性与土壤水分及其理化特性关系的基础上,确定了基于并联谐振频差法的传感器研制思路,得出土壤体积含水率与测量频率差值的关系,并用ANSYS软件对传感器探头极板的等效电容和电场分布进行模拟仿真,分析了电极形状与关键参数的选择范围,设计了相应的电路,初步开发了一种基于频差的数字式土壤水分传感器。试验标定结果表明传感器输出值与实测值呈现良好的线性关系,决定系数R在0.98以上,为土壤水分的测量提供了关键的设备,并在水分传感器内部添加了一个DS18B20温度传感器,实现水分与温度一起测量。(2)在对田间水分、温度信息监测需求分析的基础上,重点研究了信息采集传输终端的功耗,远程传输性能,用户应用方便性,开发便捷性等问题,确定了一种基于双AVR单片机结构和LoRa传输技术的低功耗采集传输终端研制思路,用ATmega128和ATtiny25分别作为主控芯片和电源管理芯片,设计了一种低功耗的土壤水分温度采集传输终端,并利用Bascom语言开发了相应的测量控制程序,实现了土壤水分温度的多点、多层、低功耗采集,以及数据编码后与LoRa网关之间的传输,整个系统待机时平均电流为500μA,水分监测时的平均电流为250 m A,由于田间水分采集可以有较长的时间间隔,且每次采集时间短,所以用锂电池作为终端供电电源,就可以实现长期监测。(3)通过计算机对LoRa设备LG220与LG206分别进行网络设置,搭建了LoRa传输网络。以阿里云服务器为基础,构建了土壤水分温度实时监测与发布网站,采用Python语言开发了土壤水分和温度后台监听程序,利用HTML、CSS、Java Script等语言开发了网站前端程序。网站具有实时监测、用户下载、图形展示等功能。通过试验测试表明,研制的水分传感器测量精度达到要求、采集传输终端有功耗低,工作时间长等特点。系统监测的土壤含水量平均绝对误差在2%以内,温度误差在0.5℃以内,可为田间多点的土壤水分、温度采集提供一种高效远程采集设备。由于土壤理化性质复杂多变,本研究所开发的传感器的稳定性仍需通过更多类型土壤测试校准。同时研究工作中涉及电子技术、传感器技术、网络技术等多门学科的综合应用,系统整体稳定性仍需在实践中进一步检验改进。

关键词： 数字集成电路   自动测试   故障建模   数据压缩  

摘要： 随着集成电路产业高速发展，促进了IP核复用技术与复杂芯片系统大量涌现，半导体工艺进入超深亚微米、纳米时代。集成电路设计、制造、测试与封装作为系统芯片研发的重要阶段，庞大的测试集、过高的测试功耗、冗长的测试时间造成测试成本居高不下，这些因素极大地增加了大规模数字集成电路测试的难度。自动测试设备的测试带宽和软硬件资源面临严峻挑战，开展先进的数字芯片系统测试技术研究成为促进国产芯片自主化的重要内容。　　本文围绕片上系统测试数据生成、低功耗测试压缩技术展开研究工作，主要内容如下:　　(1)针对片上系统低功耗内建自测试技术的研究背景和国内外发展现状，深入分析了测试生成、测试压缩和低功耗测试中的技术瓶颈，侧重介绍了故障建模、自动测试生成和测试数据压缩的相关理论基础。　　(2)复杂片上系统测试往往需要生成庞大的测试集来尽可能地提高故障覆盖率，测试数据中大量无关位的随机填充会带来两个严重问题:测试数据重复加载和扫描测试功耗过大。为此，本文提出基于测试数据分块编码的低功耗LFSR重播种测试方案。通过兼容数据块编码技术对测试数据进行预处理，减少确定位数目和相邻位之间的逻辑跳变，旨在降低扫描测试功耗;通过高斯消元求解种子向量，缓解庞大测试数据容量对存储资源的过高需求;通过马尔可夫链求解最优LFSR级数，构造LFSR重播种解压缩电路，避免硬件资源的过度浪费。在ISCAS国际标准电路上进行实验和结果分析，表明:该方案以适当的算法复杂度和可接受的硬件面积开销，在片上系统的测试数据压缩和测试功耗降低两个方面取得了明显效果。　　(3)测试数据集中大量的无关位和兼容位往往导致过大扫描测试功耗、过长测试应用时间和过多硬件资源开销，极大地提高了测试成本。因此，本文提出基于RL-HC编码的部分兼容解压缩测试方法。根据加权转换度量对测试集中的无关位进行低功耗扫描测试填充，采用RL-HC编码对测试向量进行数据压缩;在扫描测试加载之前，将代码字通过部分兼容解码电路进行解压缩处理，避免兼容测试向量的重复加载和扫描测试。在ISCAS国际标准电路上进行实验和结果分析，表明:该方案在提高测试压缩率的基础上，有效降低了片上系统测试功耗和测试应用时间。

关键词： SAR ADC   2b/cycle   高速   低功耗  

摘要： 随着5G时代的到来和移动终端设备的不断发展,高速低功耗ADC受到了越来越多的关注。SAR ADC整体结构简单,只含有少量的模拟电路,具有非常明显的数字化特征,相比其他类型的ADC,可以更好地适应先进的工艺和低功耗应用。但是由于受到传统结构和转换算法的限制,SAR ADC通常只用于中低分辨率、中低速度的场合。因此,如何充分利用SAR ADC高能效的优点,并突破传统结构在速度上的限制,成为该领域的研究热点。本文基于SAR对高速低功耗ADC进行研究。首先从系统层面对基于传统结构和转换算法的SAR ADC进行了分析,探究限制其速度提高的因素,并研究各种速度提升的策略。之后针对系统分辨率为8位,采样速度为1GS/s,功耗为50m W的设计指标,采用2b/cycle SAR ADC架构,同时结合分裂电容阵列、异步SAR逻辑等技术来进一步提升速度和降低功耗。最后完成该ADC的电路设计和仿真验证。采用2b/cycle量化结构可以提高SAR ADC的速度,但是会带来功耗的增加。针对这一问题,本文设计了一种适用于2b/cycle量化结构的新型低功耗电容开关方案。该方案采用分裂电容DAC,消除了位电容开关的冗余切换操作,实现了比较器输出对位电容开关的直接控制,在降低电容DAC动态功耗的同时,进一步提高了系统的转换速度。相比传统的电容开关方案,该方案的平均动态功耗理论上节省了约31.84%。相对于其它的2b/cycle电容开关方案,在速度、精度和面积方面也都获得较好的改善。针对2b/cycle的量化特点,并结合所设计的电容开关方案,本文采用并设计了与之相适应的异步SAR逻辑电路,进一步提高了SAR ADC的转换速度。本文基于SMIC 55nm CMOS工艺进行电路设计,并利用Cadence Spectre软件完成仿真验证。仿真结果表明:在不同温度、不同工艺角和不同信号输入频率的条件下,栅压自举采样开关的有效位数均能达到9.96位以上;动态比较器在5GHz同步时钟的驱动下,判别1m V的输入差异用时约为63.1ps;该ADC的INL为1.401LSB、INL为0.898LSB、DNL为1.488LSB、DNL为0.639LSB;在系统采样速度为1GS/s的条件下,当输入信号的频率分别为49.8046875MHz、245.1171875MHz和489.2578125MHz时,该ADC的有效位数均能达到7.1位以上;包括栅压自举采样开关、比较器、电容DAC和位电容开关在内的功耗约为5.7m W。以上各项仿真结果基本满足预期的指标要求。最后,基于SMIC 55nm 2P6M CMOS工艺,对关键电路模块进行了版图设计。

关键词： 低功耗   仪表放大器   模数转换器   有效位数  

摘要： 随着电子信息产业的迅速发展,可穿戴医疗保健设备逐渐融入到人们的日常生活当中。为了给人们带来更好的使用体验,可穿戴医疗保健设备正在朝着小尺寸、低功耗和高准确度等多个方向发展,但同时也为其中的生物电信号采集系统的设计带来了巨大挑战。仪表放大器和模数转换器是生物电信号采集系统中的重要部分,其性能的好坏将对系统性能产生直接影响。本论文主要针对低功耗高性能仪表放大器和模数转换器进行研究,分别介绍了仪表放大器和模数转换器的具体设计方案和仿真结果。在仪表放大器的设计中,考虑到仪表放大器处于系统的最前端,容易受到外界的干扰,因此本设计采用了共模复制技术,显著地提升了共模输入阻抗和共模抑制比。通过这种方式,使仪表放大器具备了较强的抗干扰能力。为了达到更高的共模复制精度,采用浮动偏置电路实现了对运放输入管的共模寄生电容屏蔽。第二级放大器采用了斩波技术,进一步提升了仪表放大器的共模抑制比。整体电路在标准CMOS 180 nm工艺下实现,具备46～64 d B的可调增益,8～200 Hz频带内共模抑制比高于140 d B,1 Hz～7.6 k Hz频带内输入均方根噪声电压为4.44μV。在1.8 V的电源电压下,消耗电流1.86μA,功耗为3.35μW。在模数转换器的设计中,考虑到功耗开销,采用了逐次逼近寄存器结构的模数转换器。电容阵列基于分裂电容翻转方式设计,并加入了电平移位功能,能够将差模信号从高共模电平转移到低共模电平上,在低电源电压下完成输入信号的量化工作,从而节省了大量功耗。通过恰当调整时序,实现了一种适用于检测生物电信号的电容阵列复位方式,有效地降低了模数转换器对驱动电流的需求。比较器采用了三级结构设计,进一步降低了比较器噪声。整体电路在标准CMOS 180 nm工艺下实现,采样频率为10 k Hz,电源电压为0.6 V,功耗为79.4 n W,有效位数为10.02bits。