关键词： 汽车电子   阻变存储器   高密度集成   低能耗   逆向设计  

摘要： 汽车电子系统是汽车整车系统的一部分,也是决定汽车先进性及时尚性的关键组成部分之一。然而,组成汽车电子系统的元器件、电路繁多且复杂,国家标准及企业标准有时不完全一致,对科研人员及产品开发人员的要求十分苛刻。随着汽车电子产品的开发周期不断加快,从事汽车电子行业的技术人员应当针对汽车上的某类产品不断深入研究,这将加速产品市场化进程。因此,本文对汽车电子系统中的存储器展开深入研究,从存储器件制备、器件性能优化、电路设计三个方面展开。主要研究内容如下:首先,本文对汽车电子系统中非易失性存储器（NVM）做了简单概述,简单介绍市场上及汽车系统中常用的几类非易失性存储器,并分析各自的优势及不足,从而重点突出、强调阻变随机存储器（Resistive random access memory,RRAM）的优势。阻变存储器作为新一代具有应用前景的NVM,由于其结构简单、擦写速度快、相对其他类型存储器能耗低、尺寸可缩小且易于集成备受学术界和产业界的关注。其次,通过优化结构,本文制备了一种Ti/（TiOx/HfOx）nPt高密度集成阻变存储器,同时采用磁控溅射氮气退火处理,深远研究退火工艺对器件电学性能的影响。然后,深入探究了低介电常数材料对阻变存储器的界面调控作用。通过在氧化铪开关层与底电极之间插入低介电常数材料来探究其对器件阻变开关性能的影响,并通过Comsol多物理场软件对器件运行机理进行验证。再次,本文系统研究了 Ti/n（AlOx/HfOx）/Pt等四种结构氧化铪基低能耗器件的性能,使用线性拟合和机理模型对器件的开关机理进行了分析、验证。最后,本文对低能耗忆阻器在未来车载存储器方面的潜在应用进行了进一步研究。通过逆向设计的方法,结合忆阻器测试电路及集成电路知识,本文设计出一种可用于事故检测功能的系统框架图,将阻变存储器运用到汽车的存储方面,这将大大推动汽车存储器向低功耗、小型化、快速响应的方向发展。

关键词： 数字电路   低功耗   触发器   电平转换器   上电复位  

摘要： 随着集成电路工艺的发展和系统复杂度的提高，功耗问题逐渐变成限制集成电路发展的关键问题。另一方面，智能物联网的发展使得便携式电子设备市场呈现爆发式增长，而此类设备的应用场景和产品形态都对集成电路的功耗提出了越来越苛刻的要求。因此，大力发展低功耗集成电路设计技术势在必行。　　作为数字芯片的基础，底层基础数字单元的功耗对数字系统的功耗有着重要影响，优化底层基础数字单元的功耗能够有效改善数字系统的功耗问题。本文着眼于低功耗基础数字电路设计，从低功耗标准单元、低功耗功耗管理单元以及低功耗基础数字IP三个方面展开研究，有效解决了低功耗基础数字电路设计中的关键问题。　　首先，本文对低功耗标准单元设计进行了深入探究，给出了低电压下标准单元的尺寸和结构设计的基本方针，同时对标准单元中的关键单元触发器进行了重点设计。针对传统主从触发器由于冗余操作造成的功耗浪费问题，本文提出了一种低功耗保持TSPC触发器，该触发器采用输入感知预充策略，辅以浮动节点分析和晶体管级优化，有效降低了触发器的功耗。基于SMIC55nmCMOS工艺的仿真和流片结果显示，对于10％的数据翻转率，在不同电压下提出的触发器相比于传统触发器功耗至少降低了73％。针对传统主从触发器的延迟问题，本文提出了一种低延迟低功耗SAFF，该触发器对传统灵敏放大器型触发器进行了功耗优化，通过降低灵敏放大器的预充负载，辅以简化的单端锁存器，有效降低了触发器的延迟和功耗。仿真结果表明，该触发器的D-to-Q延迟相比于传统主从触发器降低了68.6％，且功耗也有一定程度降低。　　然后，本文探究了低功耗功耗管理单元设计方法，重点设计了功耗管理单元中的关键单元电平转换器。针对传统电平转换器转换范围窄，漏电大的问题，本文提出了一种低漏电宽范围的电平转换器。该电平转换器采用二极管限流器，解决了传统交叉耦合式电平转换器中上拉网络与下拉网络的失配问题，同时采用超截断技术和分裂反相器优化电平转换器的漏电。仿真结果显示，该结构能够实现0.12V到1.2V的稳定电压转换。对于0.3V到1.2V的电压转换，该结构的漏电低至27.82pW。上述电平转换器有效解决了电平转换器的漏电和转换范围问题，但在低电压下有一定的速度损失，对0.3V到1.2V的电压转换，延迟达到70.77ns。针对这一问题，本文提出了一种低延迟低漏电电平转换器。该方案基于电流镜结构，采用混合阈值电流镜技术有效解决了切断直流通路后的节点压降问题，同时采用超截断技术进一步优化了电平转换器的漏电。仿真和流片结果表明，这种结构在保持低漏电宽范围特性的同时，延迟大幅度下降，对0.3V到1.2V的电压转换，延迟仅为19.54ns。　　本文还对常见的基础数字IP进行了低功耗设计。首先，本文提出了一种低功耗异步迭代乘法器，用以解决传统迭代乘法器中因无效的迭代操作造成的功耗浪费问题。该乘法器采用异步控制策略，大幅度降低了电路的翻转率。仿真结果表明，该乘法器相比于传统同步迭代乘法器功耗至少降低了23％。然后，本文提出了一种低功耗进位选择加法器，用以解决传统进位选择加法器中冗余逻辑造成的面积和功耗浪费问题。该加法器采用由一个XOR/XNOR单元和两对sum-carry单元组成的底层双进位加法器，辅以混合逻辑设计，有效降低了加法器的面积和功耗。仿真数据表明，该加法器相比于传统进位选择加法器功耗降低了72.2％。再者，本文提出了一种低功耗10晶体管上电复位电路，用以解决传统上电复位电路静态功耗高、精度低的问题。该上电复位电路基于电流参考和电流比较器结构，仅用10个晶体管即实现了高精度低功耗的上电复位电路。仿真数据表明，该上电复位电路在不同工艺角和温度条件下，触发电压偏差仅为34mV，在0.5V的电源电压下静态功耗低至36nW。　　基于上述提出的低功耗数字基础电路，在SMIC55nm工艺下，本文设计了一款低功耗微处理器芯片，并完成了仿真和测试工作。测试结果表明，该微处理器的内核在0.5V电源电压下能耗低至2.17uW/MHz，达到了预期指标。

关键词： 目标识别   数据集   原始图像   多线程  

摘要： 近年来,随着机器学习浪潮的出现,基于机器学习的目标识别算法也得以蓬勃发展。目标识别算法当中,数据集与算法是两大关键因素。合适的数据集和良好的目标识别算法能够极大的提高目标识别的速度以及准确率。现阶段使用的数据集,都是基于数码相机生成的sRGB图像。图像经过图像信号处理器（Image Signal Processor,ISP）流程从原始图像转换成sRGB图像。但ISP流程各步骤对于目标识别准确率的影响不尽相同。为了明确ISP流程具体哪些步骤对于目标识别准确率影响较大,我们需要从原始图像出发,重新配置ISP各步骤进行实验。因此,提出一种能够将s RGB图像转换为原始图像的相关算法显得尤其重要。当前,关于如何将sRGB图像恢复成原始图像的研究方向可以分为传统的相机模型方法和基于机器学习的方法两大类。本文基于传统的相机模型方法,通过逆转图像信号处理器的各个步骤,来最终实现逆转整个ISP流程,将图像从sRGB图像恢复成原始图像。本文提出的InvISP（Invert Image Signal Processor,InvISP）模型,相较于传统的相机模型,根据图像传感器滤色器阵列的基本原理而产生的带有马赛克的原始图像,加入了逆向马赛克这一步骤。使得InvISP模型产生的原始图像能够恢复出马赛克信息。图像处理由于其运算复杂度大,往往需要耗费大量的计算时间。因此,为了加速图像处理,本文提出基于OpenMP的并行优化算法。能够节省计算时间,加快图像处理的过程。实验结果表明,相较于以往的基于相机模型的算法,InvISP模型可以在保证原始图像恢复的基础上,恢复出原始图像的马赛克信息,恢复出的原始图像峰值信噪比（Peak Signal-to-Noise Ratio,PSNR）可以达到28.75dB,结构相似性（Structural Similarity,SSIM）能够达到0.86。本文利用OpenMP加速了图像处理的过程。2线程的情况下加速比能够达到1.6,4线程的情况下加速比能够达到2.1。通过本文所提出来的InvISP模型,可以有效的保障图像恢复的质量,加快图像的处理。

关键词： 物理不可克隆函数   亚阈值   低功耗   模型攻击   多米诺  

摘要： 随着攻击技术不断发展,防御信息存储与传输所面临的各种威胁成为当今安全芯片领域的研究热点。物理不可克隆函数(Physical Unclonable Function,PUF)利用器件制造过程中固有的工艺偏差产生具有随机性与唯一性的数字指纹。攻击者难以通过常规攻击方式破解、克隆其中加密数据,可极大提高芯片的安全性。随着物联网技术不断更新,器件集成度不断提高,设备对能耗要求越来越高,极大限制PUF电路的应用场合。同时,由于侧信道攻击和机器学习攻击的发展,PUF电路也面临诸多的安全挑战。鉴此,本文从亚阈值、低能耗、高安全等方面展开PUF研究,设计能够有效防御相应攻击的PUF电路,主要分为以下几个部分:1.基于亚阈值的存储型PUF电路设计:针对存储型PUF电路的能耗和侧信道攻击问题,提出一种抗差分能量分析(Differential Power Analysis,DPA)攻击亚阈值低能耗(Subthreshold Low Power,SLP)存储型PUF电路设计方案。该方案首先分析亚阈值器件工作特性,利用亚阈值工作区上拉PMOS与下拉NMOS间的不平衡电流构造偏差电路;然后设计驱动失配反馈环路,加快亚稳态恢复速度并降低误码率;最后采用互补对称式输出结构减少功耗与数据的相关性,并产生PUF响应。采用华润上华微电子公司(Central Semiconductor Manufacturing Corporation,CSMC)180nm CMOS(Complementary Metal-OxideSemiconductor,CMOS)工艺进行流片验证,实验结果表明所设计PUF电路单比特能耗为2.97f J,并能够有效抵御DPA攻击。2.基于亚阈值的延时型PUF电路设计:针对模型攻击,以及PUF电路能耗预算限制,提出一种亚阈值动态延迟型(Subthreshold Dynamic Delay,DSD)PUF电路设计方案。该方案首先采用亚阈值压控电路构成输出函数非线性部分;然后利用电荷分享效应改变输出电压初始值,形成随激励信号变化的非线性输出函数;最后通过动态亚阈值判决器输出PUF响应。采用台湾积体电路制造股份有限公司(Taiwan Semiconductor Manufacturing Company,TSMC)65nm CMOS工艺进行仿真验证,结果表面所设计PUF电路单比特能耗为0.23p J,与同类电路相比降低23.3%,并具有抗模型攻击特性。3.基于亚阈值的多米诺型PUF电路设计:针对PUF电路的机器学习攻击问题,提出一种基于亚阈值的多米诺型PUF电路设计方案。该方案首先分析静态随机存取存储器(Static Random-Access Memory,SRAM)的最低数据保持电压(Data Retention Voltage,DRV)原理,利用亚阈值SRAM数据不稳定存储效应构造偏差电路;然后采用传输管逻辑控制DRV偏差单元,从而实现电平输出的DRV信号;最后将该电平信号与多米诺型进位信号进行异或操作产生PUF响应。采用TSMC 65nm CMOS工艺进行仿真设计,并通过神经元网络算法进行抗攻击验证,结果表明所设计PUF电路在训练组数量为5000时,预测正确率仅为55%,具有抗机器学习攻击特性。本文所设计的电路主要采用TSMC 65nm以及CSMC 180nm工艺,通过Cadence软件进行电路设计与版图绘制,使用HSPICE仿真验证以及Python语言进行数据分析处理,实现兼具低能耗与高安全性特点的PUF电路。

标准号: SJ 21612-2021

摘要： 失速速度的确定是民用运输机试飞重中之重的重要科目.《AC25-7C》将失速试验目的归纳为三点,第一点便是定义参考失速速度,以及失速速度如何随飞机重量、高度和飞机形态变化.由于失速速度决定了性能和操纵品质多项条款规定的配平速度等变量,所以《AC25-7C》推荐应及早完成失速速度试验,得到失速速度以供后续试验使用.由于失速速度决定其他临界性能参数,就需要通过精确的测量方法和数据计算方法来得到失速速度.本文主要研究失速速度的数据换算方法,同时引入多线程加速的编程方法,加速数据计算,并通过该方法应用于民用运输机的数据处理当中,对于今后民用运输机在该方面的试飞具有一定的参考价值.

关键词： 生物信号采集   仪表放大器   模拟前端   低功耗   共模抑制比  

摘要： 随着微电子技术、通信技术和信号处理技术的快速发展,可穿戴生理信号采集系统成为可能,并逐渐成为研究热点。一方面,如心电(electrocardiograph,ECG)、脑电(electroencephalograph,EEG)、肌电(electromyography,EMG)等生理信号的实时采集,实现了对心血管疾病、癫痫等患者的长期监护,达到了及时治疗和预防的目的,缩短了医患交互的时间和空间,降低了医疗成本,释放了紧张的医疗资源。另一方面,可穿戴生理信号采集被广泛应用于游戏娱乐、健康教育等交叉新兴产业。例如,脑机接口建立了人脑与其它设备之间的交流与控制通道,从而衍生出无限的可能:与虚拟现实(virtual reality,VR)、EMG采集等技术的结合,促进了沉浸式娱乐产业的发展;与机械电子、外骨骼机器等技术的结合,减轻了人类负重,提升了人类体能极限,甚至使得科幻电影中的超级人类成为可能。本文主要研究了非侵入条件下的生理电信号采集前端电路设计。其存在的主要困难是在强环境干扰下的小信号读取。强干扰包括来自环境的电磁干扰,例如电力线导致的50/60 Hz干扰,以及各种伪影干扰。由于目标信号非常微弱,因此要求电路具有系统层次的强的抗干扰能力,这要求电路具有高共模抑制比、高输入阻抗和低噪声。同时还要求低功耗的电路设计以增加设备续航时间。本文首先给出了论文的研究背景与意义,介绍了生物电信号采集基础,主要包括生物电信号的产生机理、分类和信号特征、生物电极的工作原理和分类,以及生物电信号采集过程中的非理想因素。接着分析研究了生物电信号采集前端的主要电路结构和技术,并且针对性的介绍了关于功耗优化、阻抗提升、共模抑制比(common-mode rejection ratio,CMRR)、伪电阻设计、电极失调电压抑制、输出纹波抑制和输入共模范围提升等方面的技术。由于相对简单的结构和较低的功耗,电容耦合仪表放大器(capacitively-coupled instrumentation amplifiers,CCIA)目前被广泛应用于生理电信号采集前端电路。然而,该结构的缺点是抗干扰能力较弱,CMRR通常只有60-90 dB。在该结构的基础上,本文提出了以下技术用于提高CCIA的共模抑制能力:1)包含伪电阻的虚地点斩波结构:通过将用于共模偏置和确定高通角频率的伪电阻置于斩波回路中,缓解了虚地点斩波放大器由于伪电阻失配引入的低频CMRR降低的问题。2)基于逐次逼近的电容失配校正回路:在提出的新虚地点斩波放大器结构的基础上,提出了基于逐次逼近的电容失配校正回路。回路进一步降低了电容器的失配,将CCIA的CMRR从传统的60-90dB提升到了110 dB左右。3)共模复制技术:在深入分析了影响CMRR性能的因素后,提出了共模复制技术。通过将输入共模复制到CCIA的输出端,极大抑制了信号支路中的共模电流流动,从而显著提升了CMRR。测试结果显示,采用该技术的CCIA具有在50 Hz大于130 dB的CMRR,比目前学术界采用该结构放大器的最高指标提升了20 dB。4)自调节偏置:通过共模复制和自调节偏置,差分支路上晶体管的所有节点都跟随输入共模变化。这保证了晶体管的所有端电压之差保持稳定,从而增加了放大器的输入共模范围。测试结果显示,在900 mV的共模输入范围内,放大器能提供大于110 dB的共模抑制能力。5)共模电流中和技术:通过使用共模复制技术,芯片的共模输入阻抗只受限于输入管脚的寄生,尤其是静电保护器件的寄生。本论文提出了共模电流中和技术,等效出一个与输入管脚共模寄生电容容值相仿的负电容,从而抵消了输入管脚的共模寄生。测试结果显示,芯片具有50 GΩ的共模输入阻抗,从而实现了在1 MΩ|10 nF电极阻抗失配条件下大于102 dB的整体CMRR。其中,第1、2点是博士期间第一个流片项目的主要创新点,第3、4点是博士期间第二个流片项目的主要创新点,分别将在第四、五章详述。通过与其它相似设计的比较,本论文的两个仪表放大器的性能指标均达到领先水平。

关键词： 峰值电流模   低功耗   复用功率晶体管   Boost   Buck charger  

摘要： 随着各类可穿戴设备的广泛推广,有低功耗的需求的电子产品逐渐增多,因此如何降低开关电源管理芯片的功耗成为热点研究领域。高集成度低功耗的开关电源管理芯片具有很高的理论和商用价值。本文首先对DC-DC的峰值电流模和电压模进行了小信号建模。根据推导出的传递函数计算了功率级的零点和极点。使用Matchcad对所建立的小信号模型进行了波特图绘制,并设计了补偿电路。接着详细分析了带隙基准、电流偏置电路、峰值电流采样电路等电路的工作原理。本论文使用新塘0.35μm工艺进行设计,主要设计了低功耗带隙基准源、低功耗偏置电路等。最后对整体芯片进行仿真并绘制了芯片版图,芯片尺寸600μm X800μm。对版图提取寄生参数后进行仿真。前仿真和后仿真结果一致,Vbus端在1.8V至4.3V电压输入范围下可实现升压功能。最大输出电压5V,最大峰值负载1V;Vbat端在4V-5.5V输入范围下可实现Buck Charger功能,Buck Charger工作模式下最大占空比可达100%,最大充电电流1.5A。空载时静态电流8μA,符合低功耗设计要求。

关键词： 辐射源识别   准确率   高并行度   可重构   低功耗  

摘要： 随着通信技术的发展,辐射源个体识别在很多领域具有广泛应用,例如电子信息对抗、频谱管理、生命科学和故障诊断等领域。然而现在的辐射源个体往往具备多种调制方式、中心频率、传输速率等特点,这将给辐射源识别带来极大挑战。在辐射源个体之间无明显差异的场景下,基于传统机器学习的辐射源个体识别算法准确率往往不够理想,而且其复杂度比较高、识别时间长,导致其很难满足现代的实际工程需要。为了解决以上问题,本文主要采用基于深度卷积神经网络的辐射源识别技术对信号个体进行识别。而且针对深度卷积神经网络的计算复杂度高以及计算量大等特点,设计高准确率、低功耗硬件加速器,以满足辐射源个体识别的实际工程需求。本文首先阐述辐射源识别的研究背景及意义,同时详细分析辐射源识别的国内外研究现状,对该领域的算法以及硬件实现进行简要介绍。随后,本文讲述深度学习的理论知识,并简单概括深度学习的研究背景以及发展历史,同时阐述深度学习的基础概念。并根据卷积神经网络的经典结构,对卷积神经网络的卷积层、池化层、全连接层以及激活函数进行详细分析。接下来,论文讲述辐射源指纹产生机理以及辐射源特征提取的常用方法和传统机器学习分类算法,并详细阐述本文采用的短时傅里叶变换与深度卷积神经网络结合的辐射源识别算法。并分别使用传统识别算法和本文算法对实测的辐射源数据集进行识别,对比分析证明本文网络模型在辐射源个体识别方面具有更好的识别效率。为了满足实际工程中辐射源识别的低时延、低功耗等需求,本文设计了针对该辐射源识别算法的硬件加速器。阐述了辐射源个体识别系统的整体架构,以及该系统的数据交互流程。并讲述该识别系统中神经网络处理器内核的硬件架构及其工作流程,而且从主控单元、交互单元、存储单元、计算单元、以及整形单元,详细介绍本文神经网络处理器。并在具有ARM+FPGA结构的硬件平台上进行了实现。最后针对本文构建的辐射源个体识别系统,在ZYNQ-7045开发板上采用实测的辐射源数据集进行实验评估,算法识别准确率为96.50%,硬件识别准确率为95.57%,其硬件实现的精度损失仅为0.93%。且实测板级功耗和其他常用GPU相比最低能效比达到2.746倍。

关键词： Simultaneous multithreaded processor   issue queue   resource capping   throughput   fairness  

摘要： A simultaneous multithreaded (SMT) processor mixes multiple instruction streams in its superscalar out-of-order execution core for higher throughput. To achieve this, a superscalar processor is modified in such a way that some of its resources are duplicated and the rest is shared among multiple threads. The issue queue (IQ), which holds all waiting instructions until they become ready and scheduled for execution, is among these shared resources. A baseline unmanaged IQ can give an unexpectedly low performance since a hungry thread can tie up most of the IQ entries. This type of scenario is also worse in terms of the fairness metric since some of the threads may experience starvation. Earlier studies propose both static and a limited type of dynamic capping of the IQ entries for regulating IQ traffic and providing better SMT throughput and fairness. In this study, we propose an efficiency-based dynamic capping (EDC) algorithm that calculates an efficiency metric for each thread and allocates the IQ entries for maximizing the throughput and the fairness metrics. EDC gives 3.6% better throughput and 3.9% better fairness results compared to the current state-of-the-art algorithms, on the average.