关键词： 低功耗设计   无人值守   嵌入式技术   信号采集   NB-IoT通信  

摘要： 在工业、农业等无人值守且无稳定市电供应的场合进行数据采集、传输时,系统往往采用电池供电,因此电池使用寿命是数据采集与传输系统维持长时间稳定工作的关键因素,除了选择大容量电池以外,尽可能降低系统电路的功耗是延长电池使用寿命的主要技术路线。为了满足长时间无人值守、无稳定市电供应且无法使用太阳能电池场合下的数据采集与传输需求,本文设计并实现了一种低功耗数据采集与NB-IoT传输的电路系统,制成了工程样机,能够远程采集现场模拟信号和数字信号,利用NB-IoT无线通信技术将采集到的数据上传至服务器云平台,便于远程监测和管理。该系统重点从以下三个方面研究并实现了低功耗条件下的数据采集与传输技术:（1）硬件电路设计。系统采用一次性锂电池或可选太阳能电池供电,为了保证一次性锂电池单独供电时的续航能力,在充分考虑各功能模块功耗和芯片低功耗性能的基础上合理进行硬件电路设计;设计易于切换和控制的电源电路,降低系统状态转换响应时间;设计锂电池电压检测电路,实时监测锂电池电量信息。（2）软件设计。系统在进行模拟量数据采集时可以根据负载变化动态地调整功耗;对各功能模块进行精细化管理,模块工作结束后立即禁用ADC、SPI、USART等相关外设接口;启用MCU休眠策略,系统处于空闲态时控制MCU进入待机模式,减小锂电池放电电流;选择GPS热启动开机方式,降低系统授时定位功耗;MCU进入待机模式之前将相关I/O口线设置为高阻态。（3）动态电源管理。分析各个电路功能模块的功耗,合理调度NB-IoT通信、RS-485通信、GPS授时定位等高耗电量功能模块,降低其工作频次,系统采用动态电源管理技术,在系统运行时动态地给各个功能模块/芯片分配资源。当需要模块工作时,系统开启该模块的供电电源完成相应任务;当模块进入空闲状态时,关断该模块的供电电源,模块进入关机模式,避免不必要的电量损耗。本系统实现了数据采集与处理、数据校验、数据存储、数据传输等功能,通过对系统工程样机进行软、硬件联合调试以及对各模块功能和耗电量进行测试、分析,证明本设计满足系统功能需求,可以长时间工作在无人值守、无稳定市电供应且无法使用太阳能电池的环境场合。

关键词： 算法   模数转换器   高精度   低功耗   电容分时复用   RSD编码  

摘要： 随着半导体技术的高速发展,模数转换器（ADC）作为通信、视频传输等领域的重要组成部分,ADC的精度、速度要求也随现今的发展有着更为严苛的规定。在众多的ADC结构里,算法ADC具备着高精度、低功耗、低成本的设计优势。因此本文针对高精度低功耗算法ADC进行了相关的研究。论文首先介绍了本课题的研究背景以及意义,并对算法ADC的基本特性进行了分析;其次对传统的算法ADC进行了改进,使用了冗余符号位编码（RSD编码）,极大改善了算法ADC对比较器性能的依赖性,提升了算法ADC的精度,降低了功耗;同时也对算法ADC进行了Matlab/Simulink建模,充分验证了算法ADC使用RSD编码的合理性和有效性,并总结了影响算法ADC精度的误差来源;接着对算法ADC的各个电路模块进行了原理分析和综合仿真,具体包括分时复用电容阵列、带隙基准电路、运算放大器电路、交叉不相重叠的时钟的生成电路、CMOS传输管开关电路和栅压自举开关电路、加法器电路、比较器电路、稳压器电路、输入多选一电路和偏置电路的设计和仿真。最后对整体电路进行了tt、ss和ff三个工艺角下的仿真以及版图的布局和绘制。其优点（1～3）和创新点（4～6）有:***编码模式对算法ADC使用的比较器阈值误差限制有了极大的改善,提升了算法ADC的精度,减小了设计难度。2.核心电路电容的分时复用功能缩小了版图面积,降低了功耗。3.算法ADC使用全差分架构,抑制了共模扰动,提高了量化范围和精度。4.电容阵列中使用了补偿电容以对运放输入端的offset电压进行补偿,增大了算法ADC的精度。5.算法ADC拥有个多输入接口,易于作为单个模块集成到其他芯片上。6.比较电路采用全差分开关电容加法器和比较器结合的方法,避免了芯片上使用负电压。最终设计了一款基于DBH 0.18μm CMOS工艺,采用1.5比特/级的高精度低功耗算法ADC,其采样频率为0.5MHz,功耗为6mW,输出有效数字位数为12bit,版图面积为300μm×650μm。

关键词： 嵌入式   卷积神经网络   MobileNet   低功耗   实时  

摘要： 随着卷积神经网络(CNN)技术的不断发展,为完成更复杂的特征提取任务、获得更高的识别精度,CNN的层次越来越深,计算量与参数量也越来越大,这使CNN算法对所部署设备的计算资源、内存资源以及能量资源有越来越高的需求。然而,在许多现实应用中,需要广泛地将CNN技术应用到计算资源、内存资源以及能量资源受限的移动嵌入式设备中,而且这些设备往往有着实时性、低功耗的要求。因此,对CNN的计算速度、计算能效以及内存消耗量进行优化,使其实时、低功耗地部署在移动嵌入式设备上,具有重要的研究意义。针对上述挑战,本文采用软、硬件两方面协同优化设计的研究思想,针对MobileNet模型设计了FPGA加速器,并对模型进行了轻量化改进,具体研究工作:(1)针对移动嵌入式设备计算资源、能量资源受限,但同时又要求实时、低功耗地运行CNN的挑战,本文采用HDL硬件描述语言,基于可编程FPGA,设计了一种高度匹配MobileNet算法计算特性的专用硬件加速架构,通过硬件实现算法,降低了MobileNet的计算时延与能耗。针对移动嵌入式设备存储资源受限的问题,该加速器的架构设计采用了资源可复用和可配置的模块化思想,从而有效降低了其内存资源消耗量,使得具有27层网络的MobileNet前向传播算法也能在资源高度受限的FPGA开发板上部署。(2)在许多卷积神经网络算法中,卷积层计算量占总计算量的90%以上,因此提高卷积计算速度是加速器设计的重要目标。为提升MobileNet加速器的卷积计算速度,本文首先分析了模型中三类卷积计算的并行计算特性。然后,分别为这三种卷积计算定制了独立专用的并行化加速方案。上述独立定制方式,提升了卷积计算的速度,但却增加了卷积运算模块的资源消耗量。因此,本文进一步采用通用模块设计思想,针对三种卷积计算的共性运算环节,设计出可供三种卷积共享使用的通用卷积计算引擎,以及对应三种并行化加速方案的专用访问控制模块,从而实现了以较低的资源消耗量,提升卷积计算模块计算速度的目标。(3)针对MobileNet模型参数量以及特征图数据量占用的存储资源多,从而导致数据传输时延高、能耗高的问题,本文采用软硬件协同优化的思想,实施了适用于上述硬件加速器的模型轻量化策略。首先,基于FPGA硬件加速器的结构特性,对适于在FPGA加速器中应用的轻量化方法进行了评估。然后,依据评估结果,实施了结构化剪枝、BN层隐藏和参数量化等轻量化方法,从而从软件优化的角度,进一步降低了模型的内存消耗量和计算量,使MobileNet更适用于在实时、低功耗且内存资源受限的移动嵌入式设备上使用。在实验环节,本文采用HDL硬件描述语言,基于Intel Cyclone V FPGA,使用上述设计方案,实现了一个MobileNet硬件加速器。实验结果表明,在50MHz时钟频率下,整个加速器的功耗仅为0.919W。当设置卷积计算引擎的并行度为8时,得到的图像识别帧率为43.10fps。采用多种模型轻量化方法后,可进一步将识别帧率提高到50.18fps。为评估该FPGA加速器的性能,首先将其与CPU和GPU的计算性能进行了比较。实验结果表明,执行相同的MobileNet模型时,本加速器的速度/功耗为Intel i7-7700 CPU的354.5倍,是GTX1050 GPU的19.3倍。与相关研究工作中的FPGA加速器的性能相比,本文设计的加速器占用的资源量相对较少,在图像识别帧率(fps)方面具有一定的优势。尽管受限于板上的计算资源,该加速器在计算性能(GFLOPS)方面,略逊于其他FPGA加速器,但在功耗以及性能功耗比方面则具有明显优势。上述实验结果表明,本文设计的FPGA加速器适用于部署在移动嵌入式设备上,应对嵌入式应用实时性、低功耗的挑战。

关键词： 绝缘体上硅波导   热光开关   古斯-汉欣位移   安伯特-费多罗夫位移   波导转角镜  

摘要： 信息时代的今天,光开关作为全光网络(All Optical Network,AON)中实现光信息交换的核心控件,受到人们的广泛关注。其中,基于平面光波电路(Planar Lightwave Circuits,PLC)技术的硅基光波导开关器件因在器件集成度和工艺兼容性等方面具有诸多优势,有着极其广泛的应用前景和巨大的市场潜力。本论文主要研究绝缘体上硅(Silicon-on-Insulator,SOI)波导的反射光导波模式的低损耗低功耗数字式热光开关结构。借助于双波导转角镜(bi-Waveguide Corner Mirror,b-WCM)结构,利用古斯-汉欣(Goos-H(?)nchen Shift,GH)位移、安伯特-费多罗夫(Imbert-Fedorov,IF)位移和热光(TO)效应折射率调制(RIM)的有效组合,提出了波导反射模式数字式热光开关结构。通过理论模型和数据计算,建立了IF位移与GH位移的相关性以及与光开关器件性能的匹配性。运用Optiwave公司的时域有限差分(Finite Difference Time Domain,FDTD)软件对SOI波导b-WCM型数字式热光开关器件的性能进行模拟与优化设计。研究表明,当绝缘层和上包层SiO材料的折射率为1.444,厚度均为2.0μm;芯层Si材料折射率3.46,内脊高0.5μm,外脊高1.5μm,脊宽4.0μm;导波模式E(TE)和E(TM)的有效折射率为2.9～3.2;转角镜SiN材料折射率为2.0,实现了最优化器件结构,其三个输出端口的归一化输出值分别为0.185028、0.892413和0.060510,说明该器件结构可实现低损耗低功耗数字式光开关的器件性能。基于SOI平台的可行制造条件,选择合适器件结构进行加工和实验测试,论证了1×3或1×2数字光开关功能。最后,对理论和实验结果进行归纳与总结,并提出了一个器件性能改进方案。

关键词： 短波授时   有效性筛选   精密时差测量   低功耗   高可靠   高精度  

摘要： 基于我国短波授时系统,对短波授时高精度应用的意义进行了分析。利用BD/GPS授时的高精度特性以及短波授时的高可靠性,通过BPM有效性筛选、精密时差测量和低功耗设计3个关键技术,设计了一种可靠的高精度授时系统。试验表明,上电驯服30 min,系统的定时精度达到±1E-10,满足高精度授时领域的应用需求。

关键词： 关键词唤醒系统   网络评估   GRU   FPGA   数字芯片  

摘要： 随着人工智能技术与物联网技术的飞速发展,形式简单、信息丰富的语音交互方式被越来越多地应用于日常生活中。比如关键词唤醒系统(KWS),在连续不断的语音中将目标关键词检测出来,进而触发下级指令。神经网络算法的出现,使得KWS系统准确度相比于传统模型有了很大的提升,使关键词唤醒系统部署于更多的应用场景成为了可能。目前关键词唤醒系统的应用趋向部署于小型化智能可穿戴设备和构建大规模智能感知网络。这对KWS系统的硬件实现提出了新的要求,即高识别性能、低功耗、低延时、小面积,以及识别任务可灵活更换五点要求。由于单片机、FPGA之类的嵌入式设备部署功耗过高,难以维持常开,且其体积过大不易于集成,成本太高不易于大规模部署,模拟芯片又很难实现网络训练算法的精度。因此本文采用数字电路的方法进行数字KWS芯片的实现。主要有以下难点:(1)如何将针对孤立词进行训练的神经网络部署为针对实时连续语音的关键词识别系统,且能保证识别性能。(2)用于KWS系统的小网络类型众多,如何在众多软硬件约束的条件下为数字化KWS芯片选择合适的神经网络算法模型。(3)如何在用数字化定点实现KWS系统的同时保持算法上的精度和性能,同时降低功耗。针对以上难点,本文提出了以下解决方案:(1)采用有混叠的语音特征输入方案,并加入后处理模块。并在单片机上进行预部署,以验证和优化网络模型在实际连续语音场景下的识别性能。(2)针对KWS系统在实际部署时的各种软硬件约束,对4种经典神经网络类型的综合性能做了全面的评估。最终选择出门控循环单元(GRU)神经网络作为部署于KWS系统的神经网络类型。(3)识别性能方面:采用无离散余弦变换(DCT)的梅尔频率倒谱系数(MFCC)特征提取算法,方便控制输入特征的数据范围,提高识别性能,同时降低特征提取模块部分的计算量。功耗方面:在保证识别性能的同时,降低网络规模,加入定点量化,采用较小的时钟频率。采用门控时钟对GRU神经网络的各个计算模块进行控制。最终经FPGA功能验证与DC综合性能验证,数字KWS芯片各项性能均达到目标,即30次关键词全部唤醒,35分钟新闻联播仅一次误唤醒,满足高识别性能与时延的要求,功耗为263W,面积为1mm,且识别任务可切换。对比相关研究工作与产业产品,本设计优势显著。

关键词： 心电信号   模拟前端   斩波   低功耗   低噪声  

摘要： 随着半导体技术的不断进步以及人们对健康的逐步重视,便携式的医疗设备近年来飞速发展。相比传统的医疗设备,其体积更小、功耗更低、价格更便宜,也更容易普及,并且便携式医疗设备的出现让人们随时随地检测身体状况成为可能,可以让人们及时地发现并治疗疾病。模拟前端电路（AFE）是生理电信号采集系统的第一环,也是最重要的一环,因为它将直接决定采集信号的质量,抗干扰能力等。因此,体积小、功耗低、性能好的模拟前端电路已经成为生理电信号采集系统的研究热点。生理电信号的采集要面临两个主要问题,一是生理电信号本身频率低和幅度低,这令其对噪声,特别是低频噪声非常敏感。二是采集过程中要面临诸如工频干扰、运动伪影、电极失调等问题。这些问题给生理电信号的采集带来了极大的挑战,需要设计者一一解决。本文针对上述问题,设计了一款适用于心电信号采集的模拟前端电路。该前端电路包括一个电容耦合斩波仪表放大器（CCIA）和一个开关电容滤波器。斩波放大器对于低频噪声和失调有很好的抑制作用,非常适合用于心电信号的采集。然而斩波的引入却会带来新的问题,一是导致输入阻抗的降低,二是在输出产生残余纹波,三是无法隔绝直流失调。为了解决这些问题,本设计加入了三个辅助环路,他们分别是:纹波抑制环路（RRL）,中反馈环路（PFL）和直流伺服环路（DSL）。本文采用标准130nm CMOS工艺,在1.2V电源电压下,完成上述前端电路的设计和仿真。仿真结果显示,该模拟电路带宽为0.5Hz-200Hz,增益为40d B,输入阻抗为264MΩ,共模抑制比为130d B@50Hz,等效输入噪声为3.8μV（0.5-200Hz）,总功耗为2.06μW,其中辅助环路的功耗约占总功耗的25%,各项指标均满足设计要求,可用于心电信号的提取和放大。

关键词： 射频识别   反向散射   ISM频段   隧道二极管   反射放大器  

摘要： 近年来,物联网已经从一个新兴概念发展成为了现今社会的热门话题。物联网的应用场景已经不知不觉的渗入了人类社会的各个角落,同时伴随着嵌入式计算机系统、传感器器件、射频识别技术、近场通信、Wi Fi和Zig Bee等技术的进步。其中射频识别被认为是改变生活质量最有潜力的技术之一。电子标签与阅读器在超高频频段进行通信无需物理接触,读写效率高,结构简单,部署方便,能够适应各种应用场景的需求。然而受到硬件功耗的限制,电子标签通信距离比较短,无法适应长距离通信场景。大多数已有电子标签优化设计无法兼顾远距离通信和低功耗,这些局限性使得RFID技术在与无线通信技术的竞争中处于下风,针对以上问题,本文对基于反向散射技术的射频电子标签展开了一系列研究。为了实现这一目标,本文设计并实现了一种新型远距离低功耗标签,与现有的RFID标签相比,具有低功耗、远距离接收和发送信息等优点。本文的主要内容如下:首先,介绍了远距离低功耗电子标签的背景技术和国内外研究现状;在详细的阐述了关键技术的理论基础后,给出了设计流程方案和软件仿真数据;紧接着,对制造出来的原型进行一系列的实验性测试,目的在于挖掘出低功耗标签的极限性能,如接收灵敏度、功耗和增益等;最后,对本文的主要贡献和未来的工作进行总结。本文的工作重点为高增益的低功耗反射放大器与高灵敏度的低功耗接收机的设计、实现与测试。反射放大器利用了隧道二极管在一定偏压下产生的负差分阻抗特性,通过阻抗匹配与射频电路设计在四层印刷电路板上实现。实验在工业科学医学的频段下进行,基于注入锁定的原理,在信号发生器低功率输出的情况下反射放大器有着45d B的反射增益同时功耗为200μW。另一方面,低功耗接收机是由基于隧道二极管的反射放大器、基于零偏压二极管的包络检波器和基于低功耗比较器的数据切片器组成。与传统需要本振的复杂架构不同,本文提出的是一种直接射频检测的接收机架构,无需本地振荡器混频操作,实现了高达-98d Bm的接收灵敏度同时功耗为227μW。本文提出的标签已经实现并进行了实验性的测试,验证了其优秀的性能。

关键词： 龙芯   PCIe   FPGA   LDPC译码器  

摘要： 为应对目前的国际形势和国内信息产业对核心技术的需求,关键领域的仪器设备逐渐摆脱芯片大量依赖进口的局面。不过,由于国内外核心技术与平台架构存在较大差异,要推广国产芯片的应用领域,当务之急是将现有的上层应用进行迁移并兼容国产平台。在上述背景下,本课题基于龙芯与国产FPGA平台完成PCIe接口逻辑与LDPC译码器设计,为国产化的工程应用提供案例。本文主要研究内容如下:（1）首先,简述了PCIe总线拓扑结构、分层结构及各层功能,重点分析了TLP结构与PCIe的事务请求,给出了PCIe设备的Type 0配置空间定义与三种中断机制原理。其次,主要分析了四种LDPC译码算法的特点及其硬件实现的可行性,借助Tanner图研究了OMS译码算法的迭代步骤。最后,基于码率为0.4、码长为155的QC-LDPC码对比了MS、OMS与LLR-BP译码算法的译码性能。综合计算复杂度与性能,OMS译码算法具有较高的工程应用价值,上述理论为基于国产平台的系统设计提供了理论指导。（2）设计了基于国产FPGA的DMA控制器与LDPC译码器系统;首先,介绍了系统功能与PCIe IP核的相关配置参数。其次,重点分析了DMA控制器中接收、发送引擎以及中断控制器的状态机转移流程,完成AXI-TRN协议转换与控制状态机寄存器的定义,并基于RP仿真平台编写测试用例进行了DMA控制器的功能仿真。最后,采用串行结构设计LDPC译码器各模块,并对控制模块、VNU、CNU以及译码判决模块的设计进行了详细描述。利用“FIFO+BRAM”方案解决了DMA控制器与LDPC译码器数据存取与位宽转换的问题。该硬件系统方案明确了驱动与上位机的开发需求。（3）基于龙芯操作系统开发了PCIe驱动程序;首先,对PCIe驱动框架进行了研究,并实现驱动的加载与卸载、初始化与关闭等功能。在file operations结构体中定义了open、read、write、ioctl、release接口函数,并给出了与DMA方式相关的读写功能与中断操作的设计思路。其次,在上位机完成信道初始似然值计算,通过调用API函数,将待译码数据发送至PCIe设备,并由LDPC译码器完成译码。经过与Matlab中OMS译码算法进行仿真对比,表明LDPC译码器功能完善并符合预期。最后,PCIe传输速率测试的结果显示DMA读、写速率分别可达1427 MB/s和1620 MB/s,带宽最大值为PCIe接口理论带宽值的84%。

关键词： 逐次逼近   模数转换器   宽电压输入   比较器  

摘要： 目前逐次逼近模数转换器(ADC)在众多仪器中得到了广泛应用,以此实现模拟信号和数字信号之间的转换。该领域内,基于CMOS工艺开发的电路具有独特的优势,它能够有效降低功耗,同时减小芯片面积,且在保持较高性价比前提下,可以实现更高的转换效率和精度,因此在工业和医疗领域体现出广阔的应用前景。本论文工作设计了一种12 bit CMOS伪差分型SAR ADC,一个电源电压额定电压(VDD):2.7 V至5.25 V,输入范围:0 V至5.25 V,其中内部数字电路电压为1.8V(内部DC/DC产生),外部基准电压的输入范围为1.5 V至VDD,精度为12位,速度为1 MSPS的低功耗逐次逼近ADC。该转换器功耗较低,3 V、1 MSPS时为399μA,并具有省电模式3 V、省电模式下为564 n A(典型值),工作温度范围:-40°C至+125°C。为完成该ADC的设计,本研究工作主要分为两个部分:1)由于多电压域的环境需求,本设计需要满足模拟输入的宽范围波动,其中功能层面要求满足最大5.25 V的电压输入。同时,因为比较器模块为满足速度精度要求需使用低压器件,因此在5.25V输入电压下,在低压MOS器件上实现采样并计算成为了设计的关键问题之一。为解决该问题,分别设计了多款ADC核。其中高4位为独立ADC,配合低八位ADC最终实现了AD功能。由于高位ADC仅为四位且精度要求仅为高位0.25 LSB,实际工作中,高位AD整体占用面积并不多,同时在高低ADC中不会存在长期功耗,因此在相对增加少量面积及功耗的前提下满足了功能要求,进而实现了性能的优化;2)本研究对低位多级结构比较器进行详细设计。比较器主要包括一级锁存器、两级前置放大器,本文针对各级放大器的功耗、增益进行详细设计,有助于降低回程噪声导致的不利影响;此外,本研究将失调校准技术应用到了比较器中,实现了转换器有效校准,达到了设计要求。此外,该论文还展开了物理版图设计的研究相关工作并结合仿真工具进行了测试分析。本次设计的ADC主要利用了TSMC 0.18μm 1.8 V/5 V CMOS工艺,芯片面积为2 mm×2 mm。后仿真结果显示,在1 MSPS采样率下,V为2.5 V,输入信号为10 k HZ,其SNDR为73.13 d B,即ENOB为11.8位。|DNL|小于1 LSB,|INL|小于1 LSB,功耗为1.2 m W,达到了本论文的设计目标。