关键词： 超再生接收芯片   低功耗   低噪声放大器   超再生振荡器  

摘要： 随着信息技术的发展,信息交互方式的多样性推动了物联网的发展。以短距无线通信设备为核心的物联网设备正以每年百分之二十的速度逐年增加,发展十分迅猛。超再生接收机凭借其低功耗、结构简单、集成度高等优点,广泛应用于短距无线通讯设备。本文采用0.35μm CMOS工艺,完成基于超再生架构的接收机的带隙基准电压源、低噪声放大器、超再生振荡器等主要模块设计。基准电压源电路通过将具有高阶温度项的MOS管亚阈值区漏电流转换为电压,并与一阶温度补偿电压进行加权叠加,实现二阶温度补偿,采用高增益的运放和负反馈回路提高电源抑制能力。低噪声放大器采用源极电感负反馈结构和片外电感实现了良好的输入阻抗匹配。并通过采用共源共栅结构,增大天线和超再生振荡器之间的隔离度,提高低噪声放大器的增益。超再生振荡器采用交叉耦合LC振荡器结构,通过PMOS管作为开关管控制振荡器的起振与熄灭,利用尾电流控制电路使得振荡器在较小尾电流时起振,进一步降低超再生振荡器的功耗。仿真结果表明:在温度变化为-40～110℃时,带隙基准电压源的温度系数为3.3ppm/℃,低频电源电压抑制比为-96dB@100Hz,静态电流仅为33μA;在射频输入信号的频率分别为315MHz和433MHz时,低噪声放大器的增益分别为15.5dB和14dB,噪声系数分别为1.35dB和1.43dB,输入阻抗为50Ω;在433MHz工作频率下,输入信号强度为-90dBm时,超再生振荡器的起振时间为297ns,振幅为2.6V。在完成振幅检测电路和淬熄电路设计的基础上,进而完成再生接收机的整体电路设计与仿真,版图设计与后仿真,最终完成流片测试。结果表明,在3.3V电源电压下,实现了对315MHz或433MHz射频信号的接收,接收灵敏度为-96dBm,功耗为6.6mW,数据传输速率可达到10Kbps。

关键词： 毫米波   低功耗   AD9364   变频结构   全向天线  

摘要： 保证通信系统可靠性的前提下,降低系统的体积和重量,提高其便携可用性是便携通信系统的主流发展趋势,也是国内外学者的研究热点。毫米波频段的元器件较小,有利于系统进行小型化的设计且毫米波通信的研究对于未来无线通信具有重要的研究意义,是无线移动通信重要发展方向之一。在此背景下,本文研究实现了工作在38-40GHz频段,用于点对多点通信的便携终端通信机。首先,分析对比各常用收发机结构,给出了其优缺点,确定系统采用超外差式结构。对系统基带与射频部分进行分板设计,通过板板连接器与射频接头进行连接,缩小了整体的尺寸,提高系统的便携性。其次,根据系统的设计指标,对系统的链路预算进行仿真设计,针对关键模块电路进行选型与设计。设计了一种简化的毫米波变频结构,该结构不需要使用放大器与滤波器,与毫米波经典变频结构相比,简化后的变频结构所用器件少,有效地降低了系统功耗,减少了系统尺寸,进而提高了系统的便携性。为对系统变频后产生的镜像频率与本振泄露等杂散等进行抑制,仿真实现了38～40GHz频段的基片集成波导带通滤波器,对信号进行频带的选择。接着,根据要求设计实现了一款基于印刷偶极子在方位面辐射具有全向性的小型全向天线。测试结果表明在38～40GHz频段内,天线的回波损耗均小于-16d B,且38GHz,39GHz,40GHz三个频点的方位面的辐射方向图的不圆度在3d B左右。最后,对所设计的毫米波便携终端通信机进行了实现。实现的系统尺寸为80mm*64mm*24mm,总的质量小于600g,具有便携性。对系统进行测试,整机测试结果显示在38.54GHz频点,符号速率为20Msps的BPSK信号的发射调制EVM为12.62%,邻信道抑制比为29.7d Bc。接收测试显示符号速率为20Msps的BPSK信号的解调EVM为14.75%,系统接收噪声系数为11.83d B。最后对系统测试时出现的现象进行了分析并给出合理的解释。测试结果表明,设计实现的毫米波便携通信系统能满足设计要求。

关键词： 非易失性主存储器   多线程友好   磨损均衡   内存分配器  

摘要： 近年来,随着信息技术的快速发展与应用,人们在日常生活和工作中不断产生海量的数据,如何处理和存储这些海量数据对当前的计算机存储系统是一个巨大的挑战。怎样提高数据在计算机系统中的访问效率和存储效率是一个亟需解决的问题。非易失性主存储器(Non-volatile Main Memory,NVMM)作为新一代持久化存储器,它具有低成本、按字节寻址、非易失性和近似DRAM的数据存取速度等特性。这些特性使得它在学术界与工业界都非常受欢迎。现在有很多针对于非易失性主存储器而设计的分配器,这些分配器利用了非易失性主存储器的特性,与传统分配器对比而言性能有一定的提升。然而非常不幸,非易失性主存储器存在一定的写入耐久性限制。如何平衡单线程和多线程场景下的分配性能和磨损均衡效果,仍然是NVMM分配器的一个开放性问题。内存分配器作为内存管理的基本数据结构,是应用程序的重要组成部分,可以有效降低NVMM的磨损速度。基于以上挑战,本文研究提出了一种在多线程环境下用于管理非易失性主存储器的内存空间的分配器Tnvmalloc,Tnvmalloc将非易失性内存空间划分多个管理粒度Bucket,每个Bucket对应一个磨损计数器;并采用高效的管理结构Area,用于管理存储Bucket。为了减少线程间的竞争并提高在多线程环境下的性能,Tnvmalloc为线程提供了公共分配区域和私有分配区域。Tnvmalloc收到应用程序的分配请求后,通过最少使用先出(Least Use First Out)算法选择具有合适的空间大小和磨损计数最小的存储Bucket用于满足分配请求。通过使用这样的分配策略和磨损均衡策略,Tnvmalloc可以将多线程的分配请求均匀的分布到非易失性存储器空间上,使得延长非易失性存储器的使用寿命。本文在Linux系统中实现了Tnvmalloc,并将Tnvmalloc与Glibc malloc,NVMalloc和nvm＿malloc在相同实验环境配置下进行实验对比。从实验结果可以知道,对比磨损均衡效果方面,在多线程环境下,本文提出的Tnvmalloc与Glibc malloc、NVMalloc和nvm＿malloc相比,磨损均衡效果显著提升。对比分配性能方面,在单线程与多线程运行环境下,Tnvmalloc与NVMalloc相比,它在分配大内存block时可以提升3倍以上的性能。

关键词： 闪存器件   Dialog  

摘要： Dialog半导体公司推出AT25EU系列SPI NOR Flash器件,助力注重功耗、尺寸受限的联网设备开发。AT25EU系列专注于实现最低的功耗和最快的运行速度,从而实现最低的能耗。与现有的SPI NOR Flash解决方案相比,AT25EU系列最大的差异化特性是在不影响性能的前提下实现了更低的总能耗。

关键词： 模拟开关   低功耗   单刀双掷   Cadence  

摘要： 随着功能复杂的智能设备的兴起与普及,高性能模拟开关的需求也日益增高,对此本论文设计了一款超低功耗高带宽双通道双向单刀双掷模拟开关。该开关主要应用于便携式电子智能设备以及通信系统,其功能主要为高精度数据采样,音视频切换等。根据具体的研发项目要求,基于华虹宏力0.35um BCD工艺技术,本文完成了超低功耗高带宽双通道双向SPDT模拟开关的研究与设计。本模拟开关芯片整体电路包括五个模块:电平转换模块,MOS开关模块,驱动模块,先断后通模块与ESD保护模块。在本模拟开关设计中,针对抗干扰的设计难点,应用隔离工艺和低阈值器件,采用热阱设计技术,解决了模拟开关通道串扰与总谐波失真较低的问题。针对低功耗设计难点,采用电源分压自举设计技术,解决了选通电平与电源电压不同带来的功率耗散问题。本模拟开关芯片正常工作的温度区间为-40℃-85℃,单电源供电,电源幅值范围为1.8V-3.6V。本设计全程采用Cadence virtuoso进行设计,并使用其中ADE Spectre仿真电路,仿真时主要对模拟开关的导通电阻,信号带宽,通道串扰,关断隔离及总谐波失真进行测试,并根据仿真结果对电路进行了优化。经过仿真本模拟开关导通电阻最低仅为0.2Ω,对工艺角不敏感,信号带宽最高达130MHz,全电路正常工作时静态电流最小为543n A,通道串扰与关断隔离分别为-74.8d B和-78d B,总谐波失真仅为0.011%,所有电参数均满足或优于设计指标,且最终完成版图设计。

关键词： 体域网   宽带   低功耗   FPGA  

摘要： 体域网是一种以人体为中心的由穿戴或可嵌入式设备组成的小型化网络,目前在人体健康检测方面应用非常广泛,未来在消费电子、娱乐和军事等多个领域应用前景广阔。随着人们生活越来越丰富多彩,人们对通信带宽的需求也越来越高,宽带体域网已经成为一个研究重点。在电池技术发展遇到瓶颈的今天,小型化穿戴设备存在的一个问题是续航时间比较短,如何更好地降低设备的功耗便成为当今社会的一个研究热点。在此背景之下,本文针对一种50MHz带宽低功耗体域网物理层链路展开研究并在FPGA上进行了设计与验证,论文主要工作如下:第一,确定体域网物理层链路的性能指标,并对其技术实现方案进行分析和选择。针对本课题特定的应用场景进行需求分析,确定了物理层链路的性能指标和技术方案选择。第二,对50MHz带宽低功耗体域网物理层链路从总体上进行设计。从总体框架、基带设计、发射机设计、接收机设计和低功耗设计几个方面对50MHz带宽低功耗体域网物理层链路进行了分析和设计。第三,对50MHz带宽低功耗体域网物理层链路从几个关键模块进行设计与实现。以Turbo编译码、时频同步等几个关键模块入手,从原理算法、接口设计、时序设计、和实现几个方面对50MHz带宽低功耗体域网物理层链路进行了设计与实现。第四,通过FPGA平台完成对50MHz带宽低功耗体域网物理层链路的测试与验证。通过FPGA平台对50MHz带宽低功耗体域网物理层链路进行了测试与验证,测试结果表明链路满足性能指标,并且其进行低功耗设计之后功耗降低了大概20%。本文针对一种50MHz带宽低功耗体域网物理层链路进行了分析、设计和实现,并通过FPGA平台对其进行了测试与验证,为低功耗体域网物理层链路的相关研究提供了理论和工程基础。

关键词： 辐射源识别   准确率   高并行度   可重构   低功耗  

摘要： 随着通信技术的发展,辐射源个体识别在很多领域具有广泛应用,例如电子信息对抗、频谱管理、生命科学和故障诊断等领域。然而现在的辐射源个体往往具备多种调制方式、中心频率、传输速率等特点,这将给辐射源识别带来极大挑战。在辐射源个体之间无明显差异的场景下,基于传统机器学习的辐射源个体识别算法准确率往往不够理想,而且其复杂度比较高、识别时间长,导致其很难满足现代的实际工程需要。为了解决以上问题,本文主要采用基于深度卷积神经网络的辐射源识别技术对信号个体进行识别。而且针对深度卷积神经网络的计算复杂度高以及计算量大等特点,设计高准确率、低功耗硬件加速器,以满足辐射源个体识别的实际工程需求。本文首先阐述辐射源识别的研究背景及意义,同时详细分析辐射源识别的国内外研究现状,对该领域的算法以及硬件实现进行简要介绍。随后,本文讲述深度学习的理论知识,并简单概括深度学习的研究背景以及发展历史,同时阐述深度学习的基础概念。并根据卷积神经网络的经典结构,对卷积神经网络的卷积层、池化层、全连接层以及激活函数进行详细分析。接下来,论文讲述辐射源指纹产生机理以及辐射源特征提取的常用方法和传统机器学习分类算法,并详细阐述本文采用的短时傅里叶变换与深度卷积神经网络结合的辐射源识别算法。并分别使用传统识别算法和本文算法对实测的辐射源数据集进行识别,对比分析证明本文网络模型在辐射源个体识别方面具有更好的识别效率。为了满足实际工程中辐射源识别的低时延、低功耗等需求,本文设计了针对该辐射源识别算法的硬件加速器。阐述了辐射源个体识别系统的整体架构,以及该系统的数据交互流程。并讲述该识别系统中神经网络处理器内核的硬件架构及其工作流程,而且从主控单元、交互单元、存储单元、计算单元、以及整形单元,详细介绍本文神经网络处理器。并在具有ARM+FPGA结构的硬件平台上进行了实现。最后针对本文构建的辐射源个体识别系统,在ZYNQ-7045开发板上采用实测的辐射源数据集进行实验评估,算法识别准确率为96.50%,硬件识别准确率为95.57%,其硬件实现的精度损失仅为0.93%。且实测板级功耗和其他常用GPU相比最低能效比达到2.746倍。

关键词： 低压差线性稳压器   低静态电流   耗尽基准   电流自适应技术   低功耗  

摘要： 随着集成电路的发展和电子产品的快速革新,人们对电源管理芯片的性能要求越来越高,低压差线性稳压器(LDO)凭借低成本、低功耗、纹波小和结构简单等优势在电源管理芯片市场上占有重要地位。当前便携式电子产品要求有更长的续航时间,通过减小静态电流可以减小对电池的消耗,延长电池寿命。在研究学习了LDO的基本理论知识后,设计了一款适用于便携式电子设备的超低静态电流LDO,主要包括基准电压源、误差放大器、动态缓冲器、功率管反馈级和电流自适应电路等模块。为了实现超低的静态电流,采用亚阈值区的偏置电路,给各个模块提供纳安级电流;设计了一种耗尽型低功耗基准电压源,给误差放大器提供基准电压;将误差放大器设计在亚阈值区工作,进一步降低静态电流;加入动态缓冲器来增强控制电压摆率,提高瞬态特性;同时基于传统的电流自适应技术设计了一种自适应电流跃变电路,实现空载时具有超低的静态电流,带载时具有良好的瞬态响应特性。为了使系统在全负载范围内保持稳定,在环路中引入动态的零点进行追踪补偿。此外,还设计了温度和限流保护等辅助电路。本文的LDO电路基于CSMC 0.5μm CMOS工艺进行设计,采用Cadence软件进行仿真验证,仿真结果满足设计指标,并完成整体电路版图设计。芯片实测结果表明:在输入电压2.5～5V范围内,可稳定输出1.8V,最大负载为300m A,在轻载50m A范围内负载变化时过冲电压小于60m V,可在-40～85℃的温度范围内正常工作。空载时,整体电路的静态电流低至380n A,实现超低静态电流的设计指标。

关键词： 分布式存储   低功耗   文件系统   硬盘管理   集群监控  

摘要： 随着社会的发展,各种各样的数字化智能终端设备越来越普及,由此产生的数据量也随之迅速增长。数据规模不断扩大,如何高效存储和管理海量的数据便成为了各大企业的一个挑战。在数据量迅速增大的同时,不同数据的访问频率也出现了分层的现象。据统计,现有数据中的绝大部分访问频次极低。针对访问频率不同的数据,应该设计不同的存储方案,在性能和成本上取得平衡。本课题旨在对大规模分布式存储系统的主要模块完成设计与实现。本系统会根据数据访问频次的高低将数据分为冷数据和热数据。冷数据访问频率低,可以适当地牺牲系统的性能,换取更低的存储成本。热数据访问频率高,则需要尽可能提升性能,以应对高吞吐低延迟应用场景的需求。本文聚焦于系统的文件系统设计、硬盘管理模块设计以及系统监控模块设计三个方面。本系统对外提供通用的文件系统接口,文件系统的核心是其元数据的组织和索引方式。在分布式的文件系统中,文件系统元数据的设计更加复杂。本文基于RocksDB存储引擎以及Raft—致性协议,提出了一套采用中心化管理架构的分布式文件系统元数据组织结构,可以高效地支持各种文件系统操作。硬盘是本系统最基础的存储介质,控制硬盘通断电也是本系统降低冷数据存储功耗的核心。本系统使用定制化的存储服务器,实现了对服务器中每块硬盘通断电的单独控制。同时,本系统提出了一套合理的通断电策略,在尽量不影响系统性能的前提下,将冷数据的存储功耗降到了最低。最后,本系统通过硬盘组的划分和对硬盘运行状态的监控,实现了对系统性能的优化。集群监控是一个完整系统必不可少的一部分,特别是在大规模的分布式系统中,及时获取各个组件的运行状态以应对各种突发情况是系统实现高可用的保障。本系统使用了开源日志套件ElasticStack以及Erlang程序设计语言内部的节点通信机制,完成了对服务器硬件、节点进程、硬盘健康状态的全方位实时监控,提高了系统数据的可靠性和系统的可用性。本文对本系统的读写速率、文件系统元数据操作性能、存储功耗以及响应时间等指标进行了测试,对数据可靠性、系统可用性也进行了定量的计算,并与Ceph、磁带库等存储方案进行比对分析。经验证,本系统具有高可用、高可靠、低成本的优点。适用于对数据规模大、存储成本要求较高的冷数据的存储。目前,本系统已完成实地部署并投入商业使用。