关键词： 龙芯2k1000   DDR3 SDRAM   内存训练   PMON  

摘要： 龙芯2k1000应用系统固件实现了基本的内存训练操作,但不能保证内存读写访问的正确性与可靠性。在原有的内存训练基础上,实现了一种DDR3 SDRAM内存读写训练,可获得最优的内存硬件参数,以及最佳的数据采样点位置,确保正确与可靠地访问内存,并为内存硬件故障诊断提供依据。

关键词： 低功耗   线性稳压器   无片外电容   瞬态增强  

摘要： 针对传统无片外电容型低压差线性稳压器（LDO）的瞬态响应比较差的问题，设计了一种低功耗瞬态增强的无片外电容型LDO，采用推挽式AB类运算放大器作为误差放大器来提高功率管栅极处电流充放电速率，并且在LDO中设计了一种新型的瞬态增强电路在低功耗的前提下感应负载电流的波动，为功率管栅极提供额外的充放电电流，减小输出电压的瞬态波动。基于0.18 μm CMOS工艺，完成电路设计、版图设计与仿真。仿真结果表明：在1.6V～4V的输入电压范围内，LDO的输出电压为1.5V。在额定输入电压下，静态电流为9.4μA，负载电流在0～50mA范围内变化，该LDO输出过冲电压和下冲电压分别为56mV和55mV，稳定时间在1.7μs内。在0～50mA的全负载范围内，降低了LDO的输出过冲电压与下冲电压，瞬态性能大幅提升，满足应用需求。

关键词： 压控振荡器   负阻原理   相位噪声   调谐增益   谐波抑制  

摘要： 为了提升无线通信通信系统的性能，满足对高传输速率和大容量日益增长的需求，设计并实现了一种基于负阻原理的低相位噪声且高调谐增益的低功耗压控振荡器。该VCO主要包括调谐网络、晶体管网络和负载网络三个主要部分，包含硅基低噪声晶体管和变容二极管等核心器件。根据实测，在供给3V电源电压、0～2.5V可调电压的条件下，该VCO的频率调谐范围为3348～3523MHz，调谐增益为70MHz/V，电源功耗为54mW，二次谐波抑制约为-35dBc。当输出频率为3416MHz时，在10kHz频偏处的相位噪声为-83.85dBc/Hz。

关键词： 边缘计算   ZigBee通信   动态功率控制   低功耗  

摘要： 文章针对边缘计算环境下ZigBee通信的低功耗优化问题,提出一种基于动态功率控制的方法。主要介绍边缘计算的常见架构和ZigBee通信的基本原理,详细阐述自适应功率控制模型和,通过在MATLAB中进行仿真实验,分析不同发送功率和通信距离下的通信质量和能耗表现。实验结果显示,基于动态功率控制的ZigBee通信优化方法能够实现较高的通信质量和较低的能耗,相比传统ZigBee通信具有明显的优势。

关键词： C语言   多线程技术   并行化改造   性能优化   Pthreads库  

摘要： 针对C语言单线程程序在多核处理器上存在的性能瓶颈、局限性和响应时间延迟问题,基于多线程技术的并行化改造显得尤为重要。该研究通过深入分析多线程技术的基础知识,包括线程的创建与管理、同步与互斥机制等,设计了一套并行化改造策略和任务划分方法。进而,对数据结构和算法进行并行化优化,实现了线程间的有效通信与协作。文章基于Pthreads库,详细阐述了多线程功能的分析及实现过程,并设计并实现了一个高效的多线程C语言程序。通过并行化改造,程序在多核处理器上的执行效率和响应能力得到了显著提升,验证了多线程技术在优化C语言程序性能方面的有效性和潜力。

关键词： 国产化   龙芯   FPGA   嵌入式系统   驱动   PCIe  

摘要： 该文对基于龙芯2K1000国产化CPU和Xilinx Kintex-7 325T FPGA的嵌入式实验平台的构建进行研究,通过嵌入式软件环境和对XDMA驱动程序中内存拷贝方式、中断处理方式进行优化设计,实现2K1000的PCIe接口高达400 MB/s与FPGA的高性能数据交互,满足在国产化嵌入式实验平台下的高性能数据处理需求。

关键词： 逐次逼近模数转换器   无源噪声整形   低功耗   低过采样比   残差电压  

摘要： 针对一阶噪声整形(NS)往往需要增加功耗而以较高的过采样比(OSR)来实现较高的有效位数(ENOB),提出了一种低OSR、低功耗的二阶无源NS SAR ADC。该无源NS模块较高的无源增益可以更好地抑制比较器的噪声;其残差电压是通过开关MOS阵列复用积分电容实现采样,从而无需额外的残差采样电容,避免了残差采样电容清零和残差采样时kT/C噪声的产生,因此减小了总的kT/C噪声。180 nm CMOS工艺仿真结果表明,在不使用数字校准的情况下,所设计的10位二阶无源NS SAR ADC电路以100 kS/s的采样率和5的OSR,实现了13.5位ENOB,电路功耗仅为6.98μW。

关键词： 工业软件   多线程   异步处理   队列维护  

摘要： 本文为解决多工位工业相机协同工作中出现的响应速度慢、控制器丢弃触发指令、重复触发拍照问题,提出基于多工位相机同步工作的异步处理机制,该机制包括防止重复拍照处理机制、防止相机控制系统丢弃命令流程卡死等待机制、多线程异步处理机制以及指令队列维持策略,并在多功能共晶贴片机设备完成验证。实验结果证明,该机制可较好地应用于工业软件控制,提高设备生产效率。

关键词： Σ-Δ调制器   自稳零   双通道动态运放   AZFA技术  

摘要： 为满足高精度Σ-Δ调制器在实际应用中对于低功耗日益严格的要求,提出一种基于自稳零和双通道动态运放结合的AZFA技术的离散型Σ-Δ调制器。设计采用局部前馈、全局反馈的全差分二阶单bit量化结构,具有低功耗、低失调、低噪声、稳定性好的优点。整体电路采用SMICBCD 0.18μm工艺,工作电压为5 V。仿真结果表明,在过采样率(OSR)为512、采样时钟频率为163 kHz条件下,其信噪比、有效位数、整体功耗等相关指标均有优秀表现,适用于低速高精度低功耗系统的应用场景。

关键词： 分段式   电流舵DAC   低功耗   校准  

摘要： 基于SMIC 180 nm标准CMOS工艺,设计了一款面积仅为320μm×150μm的10 bit分段式电流舵数模转换器(DAC)。该设计采用“5+5”式分段,通过电阻实现高位子DAC的量化阶梯,从而减小高位子DAC所需电流。与原始的电阻量化结构相比,改变电流流向,节约了一半的电流源数量。同时通过校准电阻的方式,有效校准了结构中存在的特殊非理想特性。仿真验证结果表明,本分段电流舵DAC微分非线性(DNL)和积分非线性(INL)最大值分别为0.09 LSB和0.34 LSB,无散杂动态范围为64.52 dB,功耗为8.58 mW。与传统结构相比,该结构面积减小约80%,有效减小分段式电流舵DAC的功耗以及面积。