关键词： 无线通信网络   塑料封装   低功耗   放大器  

摘要： 近年来,无线通信技术取得了飞速发展,以适应高数据速率和长距离通信。放大器作为无线通信系统的重要组成部分,对于信号的接收有至关重要的影响。针对塑料封装的MMIC(单片微波集成电路)存在的兼容性可靠性等问题,本文设计了一种基于塑料封装的低功耗放大器,使用GaN MMIC(氮化镓单片微波集成电路)设计技术对共源放大器的电感反馈、对共栅晶体管的电容反馈、对噪声和输入阻抗匹配以及优化线性度和增益。设计方法适用于12-30GHz频带范围,使用成熟的SMD封装技术从而将芯片高度可靠地集成到塑料封装中,其产生的热噪声小,实现了低功耗和低噪声的优越性能。通过仿真测试,放大器在电源为4V且电流可变的情况下,在12-20GHz频带噪声系数(NF)为1.7dB,增益超过26dB;在20.5-30GHz频带噪声系数小于2.2dB,增益可达23.5dB。基于塑料封装的放大器的噪声系数和增益均符合预期,为无线通信网络放大器的设计提供新思路。

关键词： 逐次逼近寄存器型模数转换器   桥接电容   分裂电容   建立时间   动态比较器   版图设计  

摘要： 随着数字集成电路的飞速发展,越来越多的模拟集成电路向数字方向靠拢,但其中,作为连接模拟信号与数字信号的桥梁,模数转换器(Analog to Digital Converter,ADC)仍然是通信系统中不可或缺的部分。相较于其他类型的ADC,逐次逼近寄存器型(Successive Approximation Register,SAR)ADC具有结构简单、尺寸小、功耗低等特点,仍然是业界和学术界研究的热点。本文基于65nm CMOS工艺设计了一款10位10MSps的SAR ADC。本文选择差分结构的SAR ADC,与传统SAR ADC结构相比,具有输入范围大和抗噪声的优点;分析了传统栅压自举开关的结构,提出了利用传输门结构代替MOS管反馈输入信号来提升栅压自举开关的线性度;分析了动态比较器的结构,提出了降低共享节点电压的方法来提升比较器的速度;分析了电容型数模转换器(Digital to Analog converter,DAC)电路,采用二段桥接电容结构来减小单位电容的数量,并采用分裂电容思想将大电容分为小电容独立控制以获取较短的建立时间。本文基于65nm CMOS工艺完成电路和版图设计,提取寄生参数并对电路进行了整体性能的仿真。在10MSps采样速率下,输入信号接近奈奎斯特频率附近时,前仿结果表明设计SAR ADC的有效位数、信噪失真比和无杂散动态范围分别达到9.84bits、60.97d B和73.02d B,同时ADC的功耗开销为35.64μW,Fo M值为3.92f J/***;后仿结果表明所设计SAR ADC的有效位数、信噪失真比和无杂散动态范围分别达到8.70bits、54.12d B和65.73d B,同时ADC的功耗开销为104.27μW,Fo M值为25.27 f J/***。

关键词： Dialog   Wi-Fi  

摘要： Wi-Fi技术刚开始出现的时候,很多物联网产品还不是用电池供电。此外,因功耗较大,Wi-Fi本身也不太适合电池供电应用。随着物联网的发展,尤其是智能门锁、温控器和安防监控摄像头等要求始终保持联网的IoT设备的兴起,设计工程师们不断被需要提供更强电池续航能力这一问题困扰。通常,这种情况不得不用ZigBee或BLE等其他无线技术方案实现联网,但这种方案也有弱点,需要额外再增加一个网关节点(AP),成本相对较高。

关键词： Nios Ⅱ   手持示波器   低功耗   门控时钟   时钟偏斜  

摘要： 示波器作为“电子工程师的眼睛”,是工程领域最常用的测量仪器之一。手持式示波器克服了传统数字示波器体积大、功耗高等缺点,在保留了传统数字示波器的基本功能的情形下,使示波器变得更加的小型、便携,尤其适合在户外以及对测量仪器的体积要求十分严格的环境中使用。然而如今市面上的手持示波器价格极其昂贵,进口品牌的手持示波器价格可达几万元。对于简单的测量,在功耗、体积以及成本上仍有很大的优化空间。针对以上问题,本文设计了一款基于FPGA和Nios Ⅱ的低功耗简易手持示波器,对市面上现有的手持示波器进行了功耗、体积和成本的优化,同时能够进行一般的测量。详细阐述了示波器的功能需求和技术指标,并依据功能需求和技术指标进行了示波器的总体方案设计和软硬件划分的方案设计。硬件设计基于FPGA和Qsys,硬件子模块包括采样模块、触发控制模块、波形存储模块、参数测量模块、波形显示模块、触摸控制模块,详细分析了各模块的功能并基于FPGA实现。同时在硬件设计中搭建了Qsys系统,作为一个硬件平台,来进行后续软件设计的实现。本文的研究重点为示波器的低功耗问题。首先对FPGA功耗进行分析,并据此对示波器进行低功耗设计,不仅仅使用单一的低功耗设计方法,而是将多种低功耗设计方法结合,其中效果最显著的低功耗设计方法是门控时钟技术。然而在使用门控时钟进行功耗优化的同时会带来时钟偏斜和亚稳态两种时序问题,从原理上分析了时钟偏斜和亚稳态的产生以及引入设计的原因,使用全局时钟树以及其他一系列方法将两种时序问题解决,并使用功耗仿真对功耗优化结果进行分析。示波器软件设计基于Nios Ⅱ进行示波器操作界面的绘制以及使用Nios Ⅱ控制各功能模块完成触摸功能处理。最后对设计进行功能测试,分为时序测试、整体测试和功耗测试。测试结果表明示波器未出现时序问题,且低功耗设计对功耗的优化效果显著,其余各项指标均满足要求,达到了预期目标。

关键词： 龙芯   显控模块   双屏幕显示   显卡驱动加速  

摘要： 显控装置广泛应用于车载、机载、舰载、工业控制等特种装备的数据呈现和操控部位,是关键的电子系统,显控装置通常搭载嵌入式实时操作系统。Vx Works操作系统以其卓越的实时性、可裁剪性和稳定性,广泛应用于高端工控系统中,但图形系统一直是Vx Works的短板,制约了交互类应用的推广。本文从显控装置的应用需求出发,分析了它的工作原理,选用国产龙芯2G处理器和龙芯1A桥片作为核心硬件平台,以Vx Works操作系统为软件平台,综合分析了现有三种图形解决方案和两种硬件平台的优缺点,设计并实现了带有二维硬件加速功能的双屏图形媒体中间件解决方案,形成了一套全国产化的显控模块参考方案。本文选用龙芯2G处理器和龙芯1A桥片,完成了基于龙芯2G+1A显控模块的软硬件设计和优化。首先,结合显控应用需求,制定了硬件总体设计方案和软件层次结构。硬件设计选用低功耗的龙芯2G处理器和龙芯1A桥片,其中1A桥片支持了显控模块需要的各个功能接口。软件设计采用Vx Works+Wind ML的层次组合,能够较好的发挥显控模块可靠性和实时性;其次,在重点分析了显控模块的地址空间和中断系统的基础上,移植了Vx Works系统的板级支持包,并且开发了龙芯芯片相关的控制器驱动,使得模块可以成功运行Vx Works操作系统;再次,针对显控模块的双屏显示功能设计了媒体图形中间件的双屏幕扩展的实现,使得用户能够开发上下、左右和克隆模式的图形应用程序;最后,对模块进行了完整的功能、性能测试,针对于人机交互体验的性能问题,进行了软硬件协同的优化设计,提升图形2D绘制的综合性能10倍左右。测试结果表明,本文的显控模块功能完备、性能可满足嵌入式显控模块的要求,其设计及优化成果对其它全国产显控模块的设计提供了参考方案的效果,为龙芯处理器和桥片的推广应用产生良好的示范作用。

关键词： 电量传感器   多元最小二乘法   低功耗   功能模块化  

摘要： 本文通过分析系统所需符合的设计需求和规范，以功能模块化的理念确定了系统的整体设计方案。而后在理论分析系统误差产生原因的基础上，选择利用多元的最小二乘拟合法在软件层面对系统误差进行补偿。在整体设计方案和误差补偿算法确定的前提下，对系统的软硬件设计思路进行了详细介绍，并通过大量实验数据验证了本系统在各项功能实现方面的有效性。具体研究内容如下：　　通过分析最小二乘法的数学原理和应用在误差补偿方面的基本理论，以误差平方和最小为拟合基础，实现系统的非线性输入-输出关系确定以及对温漂问题的补偿。最后，在多元最小二乘法的理论指导下，将二者进行有效的结合以获取系统的最终拟合函数，并进行相应的软硬件设计，实现系统的综合补偿。将系统分为电量信号采集模块与二次信号处理模块两个部分。为满足系统低功耗的设计需求，设计了基于STM32L151C8T6的微处理器电路，从而为系统提供多种状态下的低功耗运行模式。此外，按照功能模块化的设计理念，还设计了以MAX3485芯片为主体的通信电路、多电压转换的电源电路、以BL6526B电能计量芯片为核心的信号调理电路以及温度监测、报警等相关外围电路，从而实现系统的整体硬件设计。软件方面，本文在CMSIS标准的指导下，结合STM32L151C8T6本身的开发库函数，根据硬件电路设计情况为各个功能模块设计了相应的程序流程，并详细分析了具体的程序执行情况，完成系统的软件设计。　　通过设置合理的实验条件，测试了不同智能化程度下的传感器。对比具体的测试电流数据可以看出，本文所设计的智能电量传感器系统在不同工作环境下，能够为用户保持稳定高效的数据传输，在众多电量检测系统中有着广阔的应用前景。

关键词： 低功耗   逐次逼近   模数转换器   全预测   稀疏信号  

摘要： 近年随着来个人健康意识的增强,带动了便携式医疗设备和可穿戴智能设备的高速发展,对芯片低功耗的需求随之日益增长。这些设备通过对人体的生物电信号持续性检测,帮助用户获取自身的身体健康状况。为了获取实时的生理数据,需要信号采集系统对用户的生物电信号进行连续地采样和量化,因此降低功耗、延长系统寿命显得尤为重要。生物电信号检测系统通常由模拟前端电路(AFE)、模数转换器(ADC)、数字信号处理电路(DSP)、射频收发电路(RF)等模块组成。其中ADC作为检测电路的核心模块,对整个系统的功耗有着非常大的影响。因此,设计出能够对生物电信号特征参数进行提取的低功耗ADC,对于整个系统来说至关重要。由于逐次逼近型(SAR)ADC具有功耗低、结构简单、速度精度适中以及易于集成等特点,非常适用于此应用场景。本文在0.13μm标准CMOS工艺下,针对生物电信号具有稀疏性的特点,设计了一款适用于稀疏信号的10位超低功耗SAR ADC。针对生物电信号和传感器检测信号在大部分时间内呈现出幅值变化缓慢、波形有明显地区分、信号随时间具有周期性变化的特点,本文提出了一种量化区间全预测动态追踪算法,该算法大幅度地减少了信号低频部分的平均量化次数,从而降低ADC的整体功耗,本算法的量化结果还可用于后续的生物电信号特征参数提取及病例检测。基于SAR ADC的工作原理与全预测算法,设计出与算法相对应的DAC电容阵列以及SAR ADC的整体电路结构。通过MATLAB仿真建模,分析了生物电信号的频率、幅值等特性,验证了算法和电路结构的可行性。采用基于共模电压复位(Vcm-based)的分段DAC结构,减小了其电容阵列的面积与充放电功耗。在Virtuoso环境中完成了该ADC的电路仿真与版图设计,并对整体版图进行了参数提取后仿真。在10 kS/s的采样率下,基于Spectre/Hspice后仿结果显示:无杂散动态范围(SFDR)为66.7 dB,信噪失真比(SNDR)为58.4 dB,有效位数(ENOB)为9.4 bit,在0.6 V电源电压、160 Hz正弦输入条件下功耗仅有77.4 nW,FoM值为11.5 fJ/Conv.-s,芯片总面积小于1mm。

关键词： 故障录波器   STM32L4+   分布式   低功耗   高精度  

摘要： 作为智能电网建设的一部分,故障录波器集成了传感器技术、通信技术、数据存储和处理技术等,记录电网故障发生时的现场实时数据信息,可用于分析故障起因、定位故障发生位置等,是及时处理故障以减少损失和完善电网配置和管理以避免类似事故再次发生的重要依据。本文主要解决传统录波器设计复杂、系统功能集中负荷大的缺点,设计一套新型分布式低功耗高同步精度的录波指示器系统,同时以GPS和外部晶振产生高精度时钟以实现三相电流的同步采集。本文主要完成了下列工作:首先,根据国内外故障录波器的发展现状,分析故障录波器的性能要求和技术重点,特别是针对传统前后台模式微机型故障录波器可靠性低、难以长期运行、功耗高等缺点,选用意法半导体的STM32L4+系列32位微控制器作为核心,设计一款新型分布式、低功耗、高同步精度的故障录波器,用于智能电网接地故障和短路故障等采样录波监测。录波指示系统由5个模块化终端组成,包括一个监测单元、一个数据汇集单元和三个采集单元。各单元中的GPS、4G、Lo Ra采用模块化设计以便于设计、安装、替换和维修等。在各单元的硬件电路设计中,完成了低功耗微控制器（STM32L4R5ZIT6）外围电路、取电电路、数据采集和存储电路、Lo Ra和4G通讯电路、GPS授时和接口电路、LED故障指示电路等设计工作。其中,采集单元和汇集单元拥有同样的Lo Ra模块,通过Lo Ra局域网实现工况信息、线路低电流、模块电池低电压、参数修改等事件信息交互。云端主站服务器用于接收采集单元的实时数据和发送控制命令到汇集单元。当监测装置发现零序电压异常,可能意味着配网中发生接地故障,它将向云端服务器发送召测指令,由服务器召测各采集节点的录波数据。该系统能够满足中性点接地方式各异的配电网络对于接地故障的监测判断。此外,由于电网数据分析时对各终端设备尤其是三相电流采集单元的同步性要求极高而以往产品的同步采集性能并不甚理想,本文根据全球定位系统（GPS）时钟信号和晶振时钟信号精度互补的特点,将晶振信号作为MCU的时钟源,利用GPS时钟校准MCU定时器产生的1Hz信号实现微秒级高精度时钟,进而实现3个传感器单元对配电网三相电流的精确同步采样,同步误差达到微秒级。再次,在软件功能方面,实现了故障录波器整体功能流程,包括配电网三相电流和变电站零序电压的采集与存储、故障数据和工况信息的召测和上传、Lo Ra和4G通讯交互、故障LED指示、GPS校时和高精度时间戳实现、超级电容和电池低压处理等。最后,完成系统样机调试和功能测试,实验结果表明该故障录波器各模块单元运行正常可靠,功能实现符合设计需求,同步精度达到微秒级。本文所开发的故障录波指示装置具有结构紧凑、环境适应性强、造价低、功耗低、同步精度高等优点,对电力系统的安全运行具有较大的现实意义。

关键词： 工业物联网   无线通信   编码器   低功耗  

摘要： 随着工业物联网的高速发展,传统工业开始向着智能化方向发展,在这个过程中,对个层级之间信息的无线传输有着更高的可靠性和时效性要求。在无线通信系统中,信道编译码具有检查、纠错的功能,因此,可以提升信道传输中的抗干扰能力,降低误码率,提高信息的可靠性。由于编码器是无线通信系统中不可缺少的一部分,且功能较复杂,因此将编码器进行硬件实现后集成到数字电路中成为了现在主流的做法。随着数字集成电路集成度的提高,芯片的功耗越来越大,甚至于会影响其性能,对芯片封装技术、电源制造技术也带来很大的挑战。因此,低功耗编码器的设计对降低芯片功耗、提升芯片性能有着重要作用,对信息传输的可靠性、时效性有着更大的保障,对工业的智能化发展有重要意义。本文通过对信道编码工作原理、集成电路功耗来源的研究,用Verilog语言对信道编码进行硬件实现。在架构设计中采用了模块复用的方法,尽量减少资源的消耗,以降低功耗、提升性能。另外,在编码器的顶层设计中还加入了门控时钟低功耗技术,将非工作状态模块的时钟信号从顶层根部直接关断,最大程度地降低模块内部的无效翻转,从而降低了编码器的动态功耗。为验证编码器功能的正确性,本文在Linux系统下搭建了仿真验证环境,仿真验证结果表明编码器的功能正确。最后,本文做了前端flow流程,包含DC综合、PTPX时序分析、Formality形式验证、Spyglass检查,对编码器的功耗、主频、面积、吞吐率进行了性能分析,达到预期性能指标,并且输出可供后端流片使用的门级网表。

关键词： 卷积神经网络   硬件加速器   结构设计   并行计算  

摘要： 随着人工智能技术的不断发展，卷积神经网络已经成为了计算机视觉、自然语言处理等领域不可或缺的重要组成部分。随着5G时代的到来，数据传输的及时性得到了保证。在诸如自动驾驶等依赖实时数据传输的应用场景中，卷积神经网络必然会有更加广泛的应用。　　卷积神经网络具有稀疏性且含有大量的并行运算，目前的主流方案是采用GPU利用并行运算对其进行加速计算。但GPU的成本昂贵且功耗较大，极不适合移动端使用，并且对卷积神经网络稀疏性的利用较少。为此，本文基于稀疏卷积神经网络，提出了卷积压缩运算算法和快速卷积运算算法。在传统的并行加速思路的基础上，结合网络的稀疏性再次加速，得到了一种高性能低功耗的稀疏卷积神经网络加速器。　　本文首先介绍了卷积神经网络的相关基础知识和常见的硬件加速手段。详细分析了卷积神经网络的计算格式，梳理了卷积计算的运算特征和卷积神经网络的稀疏性。为了达到低功耗的设计目标，从减少运算量的角度着手，提出了卷积压缩运算算法和快速卷积运算算法。随后，分析了卷积神经网络中存在的并行运算关系，提出了对应的并行展开硬件加速方案。　　在硬件设计上，依次分析了卷积层运算逻辑、池化层运算逻辑、卷积压缩格式生产逻辑等各个子模块的工作原理。从系统层面分析了硬件加速器的工作流程，总状态机的跳转顺序。　　最后，设计实验证明了算法对稀疏卷积神经网络的适用性，量化了输入特征图的稀疏度对加速效果的影响。采用LeNet-5网络和MNIST数据集对硬件加速器进行了EDA环境下的仿真。在100MHz的工作时钟下，识别精确度为98.6％。计算性能达到了13.56GOP/s，计算性能分别为通用CPU和通用GPU的15.7和1.4倍。运算量减少了30.8％，极大的减少了动态功耗。采用VGG16网络和ImageNet数据集对硬件加速器进行了EDA环境下的仿真，证明了复杂的输入特征图与简单的输入特征图相比，运算量优化比例仅降低16％，同样具有良好的加速效果。