关键词： Hyperheuristics   simultaneous multithreading   resource partitioning  

摘要： In simultaneous multithreaded (SMT) processors, various data path resources are concurrently shared by many threads. A few heuristic approaches that explicitly distribute those resources among threads with the goal of improved overall performance have already been proposed. A selection hyperheuristic is a high-level search methodology that mixes a predetermined set of heuristics in an iterative framework to utilize their strengths for solving a given problem instance. In this study, we propose a set of selection hyperheuristics for selecting and executing the heuristic with the best performance at a given stage. To the best of our knowledge, this is one of the first studies implementing a hyperheuristic algorithm on hardware. The results of our experimental study show that hyperheuristics are indeed capable of improving the performance of the studied workloads. Our best performing hyperheuristic achieves better throughput than both baseline heuristics in 5 out of 12 workloads and gives about 15% peak performance gain. The average performance gains over the well-known hill-climbing and adaptive resource partitioning heuristics are about 5% and 2%, respectively.

关键词： 低功耗蓝牙   SoC   授权许可  

摘要： CEVA和宣布汇顶科技已经获得CEVA RivieraWaves低功耗蓝牙IP的授权许可,在其GR551x系列低功耗蓝牙系统级芯片中部署使用。GR551x系列旨在帮助用户开发基于低功耗蓝牙的产品,包括智能移动设备、可穿戴设备及物联网应用产品。

关键词： 无线收发机   模数转换器   低功耗设计   LMS算法   误差校准  

摘要： 无线通信协议IEEE802.11ac/ax的推出对收发机中ADC的性能指标提出了更严苛的要求，不仅要求更高的精度、更大的带宽，同时对其功耗也有更严格的限制，这为ADC的设计提出了极大的挑战。本文即是应对这一挑战，致力于设计一款用于802.11ac/ax无线收发机中的12Bits160MS/s低功耗SAR ADC。本设计通过“时钟交织”两路相同的单通路12Bits80MS/s低功耗SAR ADC的方式来实现12Bits160MS/s低功耗SARADC。主要研究成果和创新点如下:　　1)在每一路ADC的设计中采用并改进了基于LMS算法的校准方案，既保证了12位精度，同时可以使输入电容的面积减小到只受热噪声影响的程度，既节省了芯片面积，又降低了功耗。在校准时，相比于前人的工作，本设计用一个DC信号代替随机信号来做扰动信号，省去了随机信号产生器的使用，简化了电路;采用前台较准的方式，进一步降低了ADC的工作功耗;本设计还将校准的可行性从95％提高到了99.73％。　　2)在每一路ADC的设计中，本文利用“Sub-Radix-2”的方式引入冗余，并结合“单调开关”的策略，保证引入的冗余是对称的，克服了传统方式引入的冗余是单边的缺点。冗余的引入降低了参考缓冲器的带宽要求，降低了功耗。　　3)单通道12Bits80MS/s ADC完成设计流片，测试得ENOB＞10.5Bits，同时只消耗小于2毫安的电流，计算出的FoM值为14.7fJ/***。　　4)在实现两路ADC时钟交织的过程中，为了有效的抑制两个通道之间失配的影响，本设计基于“频域响应失配”的矫正算法，提出了一种降低多项式系数复杂度的方法，通过一次校准将Gain Error、Timing Skew、Bandwidth Mismatch等各种失配的影响统一修调掉，在最后的频谱中很好的抑制了镜像杂散的影响。　　本文为802.11ac/ax无线收发机中ADC的设计提出了一种简洁有效的实现方案，同时解决了实现时最重要的两个难题，即单通道12Bits80MS/s低功耗SAR ADC的设计以及时钟交织误差校准算法的提出。

关键词： 高低阈值   独立栅   隧穿场效应晶体管   低功耗   亚阈值摆幅  

摘要： 目前,在移动便携式电子产品市场的强烈需求推动下,低功耗将成为芯片的关键设计指标。尽管可以采用电路与系统级的方法来降低功耗,但芯片能效的根本限制仍然在于金属氧化物半导体场效应晶体管(MOSFET)的工作原理及其不变的物理极限,即在室温下,玻尔兹曼分布载流子不能够使MOSFET的亚阈值摆幅低于60 m V/dec。该物理极限最终决定了互补金属氧化物半导体(CMOS)技术可获得的最低能耗。隧穿场效应晶体管(TFET)已成为最有希望超越传统MOSFET能耗极限的候选者之一。TFET采用带间隧穿的电流传输机制,可以实现比MOSFET更陡峭的开关特性,从而可在较低的阈值电压(V)和较低的电源电压(V)下工作。然而,由于带间隧穿工作原理,TFET具有较低的导通电流,这一问题成为TFET器件面临的一个挑战。本文通过对TFET的结构与材料的研究,增大TFET导通电流。论文还提出高阈值和低阈值独立栅TFET器件,并将其灵活运用于电路设计,增加电路集成密度。本文的主要研究内容与创新点如下:1、构建了一种独立栅TFET器件,通过工艺参数(源、漏极浓度等)、器件结构(栅极覆盖结构、口袋层结构等)、器件材料(III-V族材料、硅锗材料等)方面进行优化,以开关电流比、亚阈值摆幅、导通电流为优化目标,实现了性能良好的高阈值独立栅TFET和低阈值独立栅TFET新器件。2、建立了适用于高阈值、低阈值独立栅TFET器件的Hspice电路仿真模型,并通过单元电路的仿真进行了验证,证实了提出的仿真模型精确有效。3、使用高阈值、低阈值独立栅TFET器件设计了基本单元电路,通过和同栅TFET器件的门级电路相比,证实所提出的新器件在降低功耗方面有着更大的优势。TCAD仿真结果表明,独立栅高低阈值TFET器件符合开关逻辑设计预期,即:所提出的独立栅低阈值TFET器件能实现“或”开关逻辑,相当于两个分立器件并联;独立栅高阈值TFET器件能实现“与”开关逻辑,相当于两个分立器件串联。因此。独立栅高低阈值TFET电路能够有效的降低电路中晶体管的个数,减少版图面积。此外,HSPICE仿真结果也表明,基于高低阈值独立栅TFET器件构成的基本单元电路相对同栅TFET基本单元电路,功耗延时积至少能降低约20%,提高了整体的电路性能。该研究结果可为芯片生产提供一定的理论指导。

关键词： 低功耗   动态电压频率调节   宽工作电压   电源轨切换  

摘要： 动态电压频率调节（Dynamic Voltage and Frequency Scaling,DVFS）是一种在满足性能需求的前提下,通过动态调节电压和时钟频率来降低功耗的技术。当工作在更宽的电压范围下,DVFS技术会使芯片获得更高的能效。然而,在宽电压调节范围下,电路在不同工作点的设计裕量及工作点间切换的代价会更高。论文面向宽工作电压范围,设计了结合片内电源轨切换和片外DC-DC调压的混合DVFS调节策略,完成了DVFS控制器的设计,并基于RISC-V处理器完成了验证系统的开发。首先,研究了宽电压范围的双电源轨切换技术。在分析了处理器在VDD/2到VDD电压范围间的电源轨切换时的电压噪声变化的基础上,设计了基于可配置开关速度的电源门控电路和基于短脉冲检测的时钟门控电路来减小切换噪声,并完成了双轨切换调压电路的设计。仿真结果表明,所设计的双轨切换方法在VDD/2到VDD的宽电压范围下切换速度在80ns/V-120ns/V之间,较传统方法有了显著提升。其次,完成了DVFS控制器的设计。其中,基于时钟频率快速切换技术设计了调频电路,基于片外DC-DC调压芯片的控制方法设计了片外调压控制电路,基于两种调压方式的混合调节策略设计了功耗管理电路。DVFS控制器的仿真结果表明,一个32位加法器在混合调节方法下的能耗延时积（Energy-Delay Product,EDP）比单独片外DC-DC调节时降低了29.74%。最后,基于上述DVFS控制器,设计了它与RISC-V处理器的接口,并搭建了含DVFS控制器的RISC-V SOC系统。采用TSMC 28nm工艺,通过UPF（Unified Power Format）低功耗设计方法,完成了SOC的多电压域设计和物理实现。二维卷积测试程序表明,DVFS控制器的接口电路功能正确,SOC系统在程序控制下正确完成了电压频率的调节。

关键词： Sigma-Delta调制器   前馈结构   单比特量化   高精度   低功耗  

摘要： 随着电子技术的高速发展,高精度测量系统对模数转换器(ADC)的性能提出了更高的精度和更低的功耗要求。过采样Sigma-Delta ADC基于特有的过采样技术和噪声整形技术具有速度快,精度高、功耗低的优点,是高精度ADC的首选方案。Sigma-Delta调制器作为Sigma-Delta ADC的模拟电路部分,其电路性能直接决定了Sigma-Delta ADC系统可达到的最高精度。本课题主要针对Sigma-Delta ADC中的核心电路Sigma-Delta调制器进行研究与设计,主要工作包括:(1)完成了Sigma-Delta调制器系统建模及性能验证,充分考虑非理想因素对Sigma-Delta调制器性能的影响后,搭建了含有非理想因素的Sigma-Delta调制器系统模型。验证结果显示所设计调制器的信噪比(SNR)为128.6d B,有效位数达到了21.07bits,且三级积分器的输出摆幅均不存在过载现象,电路模型工作正常。(2)完成Sigma-Delta调制器整体电路模块的设计及前仿真。为了契合高精度的设计目标,在第一级积分器内部设计了斩波稳定电路来抑制闪烁噪声和失调对第一级积分器的干扰。内部的运算放大器电路采用高速高增益的折叠式共源共栅结构并以PMOS管作为输入对管来降低1/f噪声。加法器采用电容无源加法器对前馈电路求和,单比特量化器采用速度快、功耗低的Class-AB锁存比较器来尽可能降低整体电路功耗。调制器在输入信号幅度为500m V,过采样率位256的前提下,SNR为120.9d B,有效位数达到了19.79bits,整个调制器系统所消耗的功耗为3.65m W。(3)基于SMIC 0.18um COMS工艺完成了Sigma-Delta调制器的版图设计、绘制、验证及调制器系统的后仿真。整体调制器系统供电电压为1.8V,版图面积为为0.022mm,后仿真结果显示:输入频率为12KHz,幅值为500m V的正弦波时,调制器系统的信噪比(SNR)为118.8d B,对应的有效位数为19.44bits,整体调制器系统所消耗的电路功耗为3.65m W。

关键词： 射频发射机模拟基带   低功耗   数模转换器   有源低通滤波器   串行通信总线  

摘要： 在万物互联(Internet of Everything,Io E)和工业4.0等无线通信应用的推动下,射频(Radio Frequency,RF)发射机作为无线通信的载体,既要实现高数据发送率和低误码率,也要维持较小的芯片面积和较低的功耗。这给射频发射机的研究和设计提出了更高的要求和更大的挑战。射频发射机由模拟基带部分和射频部分组成,模拟基带部分负责将数字基带发出的并行信号转换成高质量的低频模拟信号,主要包括数模转换器(Digital-to-Analog Converter,DAC)和低通滤波器(Low-Pass Filter,LPF)。基于串行外设接口(Serial Peripheral Interface,SPI)的控制电路可以调整射频发射机中各电路模块的工作状态,提高了发射机的稳定性和电源效率。因此,本文提出了一种支持IEEE 802.11b/g/n协议的高线性度低功耗CMOS射频发射机模拟基带及其控制电路。本文首先介绍了射频发射机及其模拟基带的架构及原理。随后针对模拟基带的各组成部分,包括DAC、有源LPF和控制电路,进行了详细的介绍和分析,涵盖工作原理、主要架构和性能指标。在低功耗、高线性度的设计要求下针对性地提出了一些改进和创新方法并完成了电路设计和仿真验证,包括基于误差消除的低压低功耗电流舵单元设计和优化方法、无馈通差异的锁存及开关驱动器、基于跨阻放大器(Transimpedance Amplifier,TIA)的新型DAC输出架构和低输出抖动的新型DAC电流舵阵列版图设计等。最后介绍了模拟基带及其控制电路的版图设计,后仿真结果和性能对比。本文基于40 nm CMOS工艺实现了一种支持IEEE 802.11 b/g/n协议的高线性度低功耗射频发射机模拟基带及其控制电路,总功耗小于4 m W,面积仅0.1 mm。在160 MS/s采样频率下,信号带宽为0.15MHz～8.75 MHz,信号位宽为10位。后仿真结果显示DAC的无杂散动态范围(Spurious-Free Dynamic Range,SFDR)大于70 d Bc,信噪比(Signal-to-Noise Ratio,SNR)大于60 d B,总谐波失真(Total Harmonic Distortion,THD)小于-69 d B,核心电路功耗仅0.43 m W;有源LPF截止频率为12 MHz,闭环增益0～20 d B可调,SFDR大于65 d Bc,THD小于-65 d B,功耗仅2.17 m W;模拟基带通路在400m V输出摆幅下SFDR为65.35 d Bc,SNR为62.41 d B;控制电路可以设定各个模块的状态及调节电路性能,实现高电源效率。

关键词： 龙芯2K1000B   快速启动   Linux   嵌入式系统  

摘要： 龙芯2K1000B是龙芯公司研发的面向网络安全领域及移动智能终端领域的双核处理器芯片,在这样的应用场景与定位下,系统的启动速度十分重要,快速的启动对提高用户体验有着很大的积极意义。论文通过对龙芯2K1000B的软硬件系统进行分析,提出了对该系统启动速度的具体优化方法并实验验证了优化的有效性。对启动软件的分析主要包含三个方面。首先分析了系统的具体启动流程,包括PMON初始化、Linux内核初始化和系统服务初始化三个部分。然后分析并适配了ESESC性能评估工具,区别于传统方法,利用该工具从指令数和时钟数的角度评估分析了Linux内核部分在龙芯2K1000B处理器上的启动耗时情况。最后实测并分析了整体启动流程在龙芯2K1000B处理器上的耗时,其中重点分析了Linux内核初始化部分中可优化的耗时部分,包括根文件系统挂载延时、串口相关的耗时和延时校准耗时。通过对系统启动过程的分析,采用了以下的优化手段。首先通过裁减,提高了PMON、Linux内核和系统服务初始化的启动速度。然后重点研究Linux内核部分,对于根文件系统挂载,利用完成量机制降低根设备的等待时延,并且合理减少USB存储设备的建立延迟;对于串口控制台的建立延迟和打印延迟,通过临时提高控制台打印级别来优化;对于串口设备初始化的延时,采用了单独模块加载的方式优化;对于延迟校准过程采用预设lpj值的优化方法。最后,根据对软件框架和2K1000B平台的硬件特性的分析,适配了CPU热插拔和STD机制,建立了基于STD的快速启动策略。通过对快速启动过程的分析,采用了两种优化策略,包括,一、最大化回收内存来缩小启动镜像大小;二、减少保存的进程并删除用户登陆状态,从而避免传统方案会保留用户信息的不足。通过实验验证,采用本文中的优化方法,PMON初始化部分的耗时从17.65s减少到10.75s;Linux内核镜像加载和解压的耗时从5.18s减少到3.36s;Linux内核初始化的耗时从17.83s减少到1.38s;系统服务初始化的耗时从18.56s减少到6.51s;整体启动时间从59.22s减少至22.00s,减少了62.8%。

关键词： 微弱能量收集   最大功率跟踪(MPPT)   DC-DC升压转换器   高效率   低功耗  

摘要： 微电子技术发展速度可谓日新月异,高数据传输率、低延时、低功耗的移动通信技术不断兴起。同时,低功耗、多功能的芯片设计成为研究的热点,得益于这两方面的因素,物联网(Io T)技术引起人们的关注。汽车行业、智能家居、医疗电子等领域都出现了物联网技术的身影。覆盖范围更宽的网络和大量的物联网设备使得传统电池供电模式变得繁琐。因此,为了解决频繁更换电池带来的繁琐性,低功耗、高效率的环境能量收集技术被提出。在环境能量收集中,如室内光能、射频能量和人体温差等能量值较低,可视为微弱环境能量。本文设计了低功耗、高效率、适用于微弱环境能量收集具有最大功率跟踪(Maximum Power Point Tracking,简称MPPT)的DC-DC升压转换器。MPPT电路可以跟踪到能量源输出的最大功率点,使能量收集电路更能适应复杂环境下的能量收集,提升收集效率。高效率的DC-DC升压转换器能够将收集到的低电压环境能量进行升压转换,供给自身电路运行和负载消耗。另外一方面,通过分析导通损耗、开关损耗和自身电路的耗能,计算出最优控制频率,实现微弱能量收集的高效率收集。主要工作内容包括:(1)设计低功耗的MPPT电路。区别于大功率的MPPT电路,本文设计的MPPT电路采用开路电压法,适用于微瓦级的能量收集,具有低功耗、高效率的特点。通过分析泄漏电流对采样电压的影响和阻抗匹配对最大功率传输的影响。实现能量源输出功率-7d Bm～-30d Bm,最低输入电压35m V,内阻范围50Ω～10kΩ的最大功率跟踪。(2)研究高效率的升压转换器。DC-DC升压转换器采用零电流开关(Zero-Current Switching,简称ZCS)提升转换效率,ZCS采用高性能比较器和时序控制电路相结合,因此实现转换器的低功耗和高效率。另一方面采用特殊供电的驱动电路既提升了ZCS的速度又减小亚阈值泄漏电流带来的能量损失。本文设计的微弱能量最大功率跟踪DC-DC升压转换器基于65nm CMOS工艺设计,采用Cadence仿真结果表明,电路实现能量源输出功率范围-7d Bm～-30d Bm的功率跟踪和升压转换器。DC-DC转换器输出1000m V时,峰值转换效率90.4%,峰值跟踪效率99.8%。同时电路整体功耗低于1.2μW。

关键词： 深耕   立式铣削   螺旋刀具   仿真优化   多目标优化  

摘要： 丘陵山地普遍使用微耕机进行耕地作业,长期浅耕带来了土壤板结、蓄水保墒能力下降等问题,亟需适应丘陵山地地形的小型深耕机疏松土壤,为作物生长提供深厚的耕作层,同时加速养分分解与积累,促进土壤熟化,提高土壤蓄水保墒能力。现有的小型深耕机由于耕深达不到要求,或者由于刀辊受力不均,整机振动及工作强度大等问题而难以大规模推广使用。为此,本文针对丘陵山地特有的地形,设计了一种基于立式铣削、具有上耕下松作业效果的立轴式分段螺旋刀具,对刀具结构参数和工作参数进行了详细的设计,基于SPH(Smoothed Particle Hydrodynamics)算法对其碎土与抛土效果、切削阻力以及功率消耗进行了仿真分析并进行了土槽试验验证,最后采用通用旋转组合正交试验设计对螺旋刀具进行了仿真优化。主要研究内容与结论如下:(1)立式铣削理论分析及分段螺旋刀具的设计。为改善深耕效果,同时降低作业刀具的功率消耗,通过对立式铣削中典型的侧铣工作方式及其刀具设计理论的研究,得出立式铣削刀具设计中双后角、容屑槽以及等导程周刃螺旋线等结构可为立式深耕刀具的设计作参考,据此设计了基于立式铣削的分段螺旋刀具,同时设置了刀具具体的性能参数,并在Creo中建立了刀具的三维实体模型。(2)螺旋刀具切削土壤受力与功率消耗分析。以土壤粒子为研究对象,对其在切削过程中的受力和运动学进行分析,计算得到了立式深耕刀向上输送土壤的临界角速度;从微观的角度对螺旋刀具在切削土壤过程中的受力及功率消耗进行了分析,得出了影响刀具功率消耗的参数主要有螺旋刀具的螺旋角α、前进速度v与旋转角速度ω,为刀具的仿真及优化提供了相应的约束条件,为立式深耕理论的研究奠定了基础。(3)基于SPH算法的深耕刀片耕作过程仿真分析。根据立式铣削设计理论及土壤参数测量建立了深耕刀片的有限元模型及土壤SPH模型,通过对模型运动参数及边界条件的设定,建立了分段螺旋刀片和传统的直角刀片耕作过程的仿真模型并进行了求解;同时,对设计的分段螺旋刀片和传统的直角刀片在作业过程中的土壤粒子运动、切削阻力及功率消耗等进行了仿真分析。仿真结果表明:相对于传统立式直角深耕刀片,分段螺旋刀片具有明显的上耕下松效果,切削阻力降低了37.5%,切削阻力波动范围平均值降低了60.6%,功率消耗降低了47.6%。仿真的方法及模型为螺旋刀具的参数优化设计奠定了基础。(4)仿真模型及结果的试验验证。通过小型立式深耕平台样机及螺旋刀具的作业性能测试,运用可靠的试验及测量方法对平台的主要技术指标进行了测量,结果表明:耕后土壤耕深、耕深稳定性系数、平均碎土率及耕后平整度均能达到耕作要求,基于立式铣削理论设计的分段螺旋刀具不仅能有效地达到耕作质量要求,而且与传统立式直角刀具相比,功率消耗减小,作业过程更平稳;在测量功率消耗时,由于存在误差,试验测得螺旋刀具的功率消耗值比仿真值高11.28%,表明仿真结果具有一定的可信度,验证了基于SPH算法的仿真模型及结果的正确性与可靠性,为螺旋刀具参数的试验优化设计奠定了基础。(5)螺旋刀具参数的试验优化设计。在仿真的基础上通过试验设计、多目标决策及综合加权评分对螺旋刀具作业过程的结构及运动参数进行进一步优化,得出3个优化参数的最优组合为:螺旋刀片前进速度为0.58 m/s、旋转角速度为29.93rad/s、螺旋角为44.43°,此时功率消耗为0.758 k W、切削阻力为685.4 N、土壤粒子最大抛洒距离为24.4 cm;将优化后的刀具进行重新建模与仿真,得出的刀具功率消耗、切削阻力与土壤粒子最大抛洒距离值与试验值的差值分别为5.76%、8.75%与6.32%,进一步表明了仿真模型和算法的可靠性,证明了采用虚拟正交试验对螺旋刀具进行优化设计是有意义的,基于遗传算法的多目标优化及综合加权评分法是可信的。本文所设计刀具在满足深耕效果的同时,具有低功耗与小型化的特征,为丘陵山地小型立式深耕机的开发奠定了基础。