关键词： 低功耗蓝牙   SoC   授权许可  

摘要： CEVA和宣布汇顶科技已经获得CEVA Riviera Waves低功耗蓝牙IP的授权许可,在其GR551x系列低功耗蓝牙系统级芯片中部署使用。G R551x系列旨在帮助用户开发基于低功耗蓝牙的产品,包括智能移动设备、可穿戴设备及物联网应用产品。

关键词： 低功耗   数据平面   基带   UPF  

摘要： 5G基带具有流量大、峰值高、延迟低的特点,广泛应用于AI、物联网等领域。在5G基带So C系统设计中,性能、面积、功耗三者环环相套,求取平衡点是设计中的重要一环。So C设计往往会采用大量IP模块,虽然减少了设计工作量,但是会引入额外的功耗开销,而且随着工艺制程的减小,将引入更多的静态功耗泄露,低功耗设计有很大优化空间。随着5G基带在手机终端中的广泛应用,5G基带芯片的高功耗会严重影响手机是使用,因此基带芯片中的低功耗设计要求也随之提高。5G基带芯片设计中低功耗优化设计已然成为至关重要的一步。为了处理超大数据流量,5G基带在设计中引入了传统网络传输处理芯片的设计思路的同时,新加入数据平面模块,并在模块中引入多种协议加速器单元,来实现协议L2/L3的功能。数据平面模块是除去5G NR的Layer1层1即物理层55%的面积占比外,最大的模块,占据12%;也是5G基带芯片中控制处理模块中最大的模块,包含处理核心数最多的模块。本文针对14nm工艺制程下的数据平面模块,基于5G特定场景中上行、下行期间的活动,针对性添加或优化低功耗设计。主要采用了动态电压频率调整设计对系统级数据平面模块进行低功耗设计优化,采用了电源门控和时钟门控技术对数据平面模块LX7子系统中LX7块内部子单元进行低功耗优化,采用了动态时钟门控技术和内存维持功能对数据平面模块的存储器进行低功耗优化,采用了深睡模式对数据平面模块CR8子系统进行低功耗优化。并根据以上低功耗设计点,使用仿真工具Verdi和VCS验证功能点,并使用UPF工具和Power Artist工具仿真测试用例。实验结果表明,采用本文提出的低功耗优化设计方案后,数据平面模块在空闲状态下功耗降低了20%,在正常工况下功耗降低了31%,在付出极少额外面积开销下,极大改善了模块功耗水平,使得基带芯片发热更小和封装成本更低。本文工作为5G基带低功耗设计提供了新的设计思路,有利于5G基带芯片设计的完善与发展。

关键词： 鳍式场效应晶体管   标准单元库   优化设计   混合栅长   漏电功耗  

摘要： 在集成电路工艺飞速发展的今天，数字芯片的特征尺寸已经进入纳米级，FinFET工艺已经成为主流工艺，伴随而来的是芯片的集成度和工作频率越来越高，使得芯片的功耗急剧增加。在FinFET工艺下，MOS管的栅长不再是一定范围内的任意值，而是几个固定值。中芯国际某节点先进工艺根据16nm、20nm和24nm三种栅长分别建立C16、C20和C24三种标准单元库。其中，库C16的延时最短，但漏电功耗最大，库C24的性能延时最长，但漏电功耗最低，而库C20的各项属性处于中间，本文在库C20的基础上提出一种混合栅长的标准单元库C20M，本文研究工作主要如下:　　1.按照前仿结果得到的标准单元初步优化方案，着手标准单元的版图优化工作，针对FinFET工艺实际设计规则违例情况，提出了GTMK1图层修改法和AR图层修改法，并放弃一些初步优化方案中优化效果不理想或不可修改的标准单元，实际完成可修改的标准单元112个。　　2.完成112个标准单元优化后，从各个单元的版图中抽出带寄生参数的网表以此进行后仿真测试，并将库C20M、库C20和库C16的上升延时，下降延时和动态总功耗进行比对得出:库C20M与库C20相比，上升延时降低7.61％，下降延时降低6.80％，动态总功耗降低1.34％;与库C16相比，上升延时增加5.92％，下降延时增加6.53％，动态总功耗增加0.53％。完成库C20M的建库工作之后，从3种标准单元库的库信息中提取各个单元的静态功耗，发现库C20相比C16静态功耗平均降低50.59％，C20M与库C16相比静态功耗平均降低26.37％。　　3.在完成单个cell级别的仿真分析后，通过把哈希码电路设计用C20M，C20和C16单元库综合后，得到在500MHz的频率下，库C20M比库C20相比在总动态功耗上降低0.86％，比库C16相比在静态功耗上，降低51.43％。

关键词： 深度学习处理器   低功耗设计   低对齐需求  

摘要： 当前深度学习算法作为人工智能领域的重要研究分支，具有巨大的应用价值和研究潜力，在计算机视觉、智能语音、智能交通等领域取得了巨大成功。而作为计算密集型和存储密集型算法，通用处理器等架构不能满足于运行神经网络的能效需求，而专用处理器可以为神经网络算法的特性量身定制，可以合理地规划部署计算资源和存储资源，有效地实现资源的调度，因此，专用处理器这一架构是解决神经网络计算架构对于高能效比需求的一个合理方式。　　本文的目标在于实现一种高算力低功耗的专用处理器架构。基于DaDianNao架构，本文进一步进行数据结构的复用，优化计算逻辑，以期实现用更低的功耗实现更快的神经网络计算。本文本着从算法的实现、数据的存取、基础的乘加运算这一从上层到下层、从宏观到微观的低功耗设计角度出发，实现的主要工作有:　　(1)根据神经网络算法的特性和硬件结构设计合理的数据复用方案。在神经网络算法中，数据的读取和传输是功耗开销的一大来源，合理的复用神经元数据和权值数据，能够有效减少数据从存储器中读取，也能够减少数据在传输链路上的翻转，对处理器的功耗有一定收益。　　(2)利用现有的计算资源支持多种数据对齐格式。由于运算器资源集中在一起，一次可处理运算阵列输入规模的数据，该批量数据通常在卷积核的某个维度连续，当该维度方向的数据量不足运算阵列的吞吐量时，计算资源的有效利用率将降低。本文结合神经网络算法特性，提出了一种降低输入数据量对齐需求的方法，能够在少量增加计算资源开销的前提下提升处理器在该情景下的能效比。　　(3)设计低能耗的基础运算器。神经网络算法主要是乘加运算，数据的运算占据处理器能耗的很大一部分。本文提出了多种乘法器、累加树的低功耗优化方法，在不影响处理器性能的前提下有效降低计算能耗。　　(4)提出了同时支持多种定点数据精度格式的运算器。随着深度学习算法的深耕和应用市场的拓展，低位宽量化的定点数据具有一定的应用场景。本文利用现有的运算器资源，在基本不增加开销的前提下，可以支持多种定点数据精度格式的计算，包括混合精度格式的计算，即神经元的数据位宽大于权值数据位宽的情形。有效提升低位宽精度模式的能效比。　　本文基于上述设计，实现了门级电路的代码，并与DaDianNao架构进行了功耗对比，在16比特定点数模式下，功耗降低了45.9％。在卷积核ci维度数据量为计算阵列吞吐量一半的情况下，能效比有成倍的提升;在低位宽数据精度格式下，能效比同样有成倍的提升。

关键词： 科氏质量流量计   低功耗两线制系统   系统研制   正交解调算法   水流量标定  

摘要： 基于科里奥利力原理的科氏质量流量计能够直接测量流体的质量流量,不受外界温度、压力的影响,测量精度高、重复性好。两线制流量计具有产品成本低、电流环抗干扰能力强、通讯线能够为流量计提供电源、可以应用在易燃易爆场合等优点,是工业现场常用的仪表类型之一。科氏质量流量计既要维持流量管持续稳定的振动,又要高速、准确地处理传感器输出信号、计算质量流量,所以,其变送器的功耗较高,较难做到低功耗、两线制。目前,只有国外著名仪表公司研制出低功耗两线制科氏质量流量计,国内没有此类产品和研究成果。为此,我们研制低功耗两线制科氏质量流量变送器。研制基于STM32单片机的硬件系统,由信号调理模块、驱动模块、数据处理模块、通讯模块、温度补偿模块、安全栅模块和电源管理模块七大模块组成。深入研究了硬件设计中的难点:驱动方式、功耗分配和电源管理,并提出了解决方案。采用STM32单片机设计了半数字驱动方式,改变了驱动结构,减少了驱动电路使用的芯片数量。采用与艾默生公司的高准2200S型变送器类似的12～20m A回路供电技术,12m A用于变送器正常工作,12～20m A用于通讯。采取“DC/DC+LDO”的供电结构,先用DC/DC转换将24V降低到略高于所需的电压,提高电源转换效率,再用LDO转换至所需电压,确保电源的稳定性。研究适用于科氏质量流量计的正交解调算法。利用正弦信号周期性的特点,实现解调信号单周期有限点数据循环调用,提高测量精度的同时降低了算法运算量。采用二阶FIR陷波器滤除解调后信号的高频分量,采用二阶IIR滤波器滤除噪声分量。用STM32单片机实时实现了正交解调信号处理方法,并在相位差后期处理中加入两级平均,从而达到剔除异常值、减小稳态波动性的目的。采用模块化编程方式开发软件系统,主要包括主监控程序、初始化模块、算法模块、信号采集模块、液晶显示模块、中断模块、看门狗模块等。信号采集模块负责与ADC通讯,采集两路传感器信号。定时器1中断模块负责完成4～20m A电流输出和脉冲输出。为了验证两线制科氏质量流量变送器的有效性,将变送器匹配上海一诺仪表有限公司的微弯型科氏质量流量传感器,形成完整的科氏质量流量计,进行了功耗测试和水流量标定实验。功耗测试结果表明:流量计正常工作时的电流为10.7880m A,整体功耗小于12m A,符合科氏质量流量计的两线制要求。水流量标定实验结果表明:在12:1的量程比内,水流量标定的误差在±0.1%以内,重复性在0.05%以内,优于《JJG1038-2008科里奥利质量流量计检定规程》中对0.1级科氏质量流量计的要求。

关键词： 无线网桥   ZigBee   网箱养殖   水质监测   低功耗   STM32F103  

摘要： 海洋生态环境的不断恶化给传统渔业发展带来了严峻挑战,为了满足人民对海产品日益增长的需求,因此深海网箱养殖技术在国家有关部门的支持下得到了迅速发展。但因赤潮等自然灾害、环境污染而造成的水体变化,而导致水产品大量死亡,给渔民造成巨大经济损失。由此本文对深海网箱养殖的水质环境监测设备进行研究,通过阅读相关文献,了解到国内外同类设备功能单一,功耗大,部署维护困难,且价格昂贵,不适用于国内深海网箱养殖现状。针对上述问题,本文设计了一套基于无线网桥与ZigBee技术的深海网箱养殖区域水质与环境监测系统,实现了对深海网箱养殖区域内各个监测节点水体的温度、PH、溶氧、盐度等信息和水下水面实时视频图像数据的实时采集、远程传输、显示等功能,并结合主控MCU睡眠模式与自适应调节节点采样周期算法的方法,降低节点功耗,达到了延长系统使用周期的效果。本文首先确定了系统总体结设计方案,并从数据传输网络、系统硬件、系统软件三个方面分别进行了详细设计与实现。通过对比不同数据传输方案,结合北海渔场现场环境,设计数据传输网络以及系统通信协议。系统硬件主要是对水质数据采集模块与数据汇聚中心模块进行详细电路设计。系统软件主要是对嵌入式软件和岸基监控终端软件两方面进行详细设计与实现。完成系统各个模块设计与实现后,进行了系统调试。由于北海渔场尚在建设中,无法进行现场测试,故分别在实验室和室外进行了相关测试。测试结果表明,系统能够实现各个监测节点水质与视频图像数据的采集、远程传输以及实时显示,水质数据采集误差在2.16%以内,精度达到了要求,低功耗设计能够有效延长节点换电周期。系统达到所有设计指标,未来将应用于建设北海渔场。

关键词： SOI-LIGBT   局部氧化工艺(LOCOS)   注入增强技术   关断损耗(EOFF)   高饱和电流能力  

摘要： 现代工业和高新科技的迅猛发展急需电力能源的供应保障,功率半导体器件作为支撑电能高效化、能源环保化利用的中流砥柱,承担着电能处理和转换的枢纽作用,支撑着国家各项重大战略发展目标。绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)器件是结合了场效应晶体管和双极结型晶体管两种器件优势的复合全控型、电压驱动式功率半导体器件,具有输入阻抗大、驱动功率小、导通压降低的优势,被广泛应用于绿色新能源、轨道交通输运、高压电网传输、工业自动化产业中。薄膜SOI LIGBT器件为基于功率变换器的各类变换系统在能效、成本、集成小型化以及稳定性等方面提供了显著的优势。但是由于IGBT注入效应所带来电导调制,使得导通电压V得到改善的同时,在其关断阶段也带来了长时间的拖尾电流,限制了其关断性能。薄膜SOI LIGBT受限于Si-SiO界面复合及等效JFET区的影响,导通电压V与关断损耗E之间的矛盾关系尤甚,饱和电流能力较弱。本文针对上述薄膜SOI LIGBT器件的科学难题,提出了两种新型的薄膜SOI基LIGBT器件,着重改善LIGBT器件的电流能力、击穿电压、快速开关以及低损耗的问题,并进行器件工艺可行性研究。1.借助载流子存储技术以及薄膜横向变掺杂的思想,提出具有变厚漂移区的薄膜SOI折叠栅LIGBT新结构。该结构采用从阳极到阴极逐渐加深的介质槽实现变厚度漂移区。正向阻断时,变厚度漂移区采用常量掺杂达到横向变化的漂移区杂质剂量,从而实现耐高压。正向导通时,靠近阴极一侧较深的介质槽阻挡漂移空穴载流子被阴极直接收集,从而增强了电子注入,和电导调制作用,降低了正向导通电压。折叠槽栅在有限的芯片面积内极大程度上增大了器件有效沟道密度;与栅极互补的“T”型P+区以及垂直沟道调节了阴极侧电流分布均匀性,提高了器件的饱和电流能力和抗短路能力。仿真结果显示,新结构与传统结构相比,相同导通压降下,关断损耗提升了53%;相同关断损耗下,导通压降改善了23%。在更高电流密度下(200A/cm),新结构导通压降改善了38%,具有更好的综合性能优势;新结构饱和电流密度相比传统结构增加了250%,而抗短路时间增加了60%。2.基于载流子注入增强技术、阳极电势控制的思想提出一种高速、低功耗的双凹槽的薄膜SOI LIGBT器件新结构。新结构兼具低正向导通压降、快速关断的能力以及与CMOS工艺相兼容的特点。双凹槽采用局部氧化技术实现,避免了在薄膜上刻槽的工艺难点,保证了薄膜的质量可靠性。该结构采用线性变掺杂技术实现高击穿电压,保证了新结构600V级别的耐压设计目标。正向导通时,栅极下方的凹槽极度压缩了载流子的流通路径,对空穴起到阻挡作用,高浓度电子积累层作为注入源向漂移区注入电子,增强漂移区电导调制,降低了正向导通压降。阳极区的凹槽将P+和N+掺杂在空间上分隔开来,避免了空穴注入效率的降低;N+区域至缓冲层路径被该凹槽极度压缩,提升了阳极分布电阻,从而避免正向导通时的snapback现象;器件关断时,阳极N+区域在关断时为电子提供了快速抽取通道,加快了器件关断速度,有效改善了LIGBT器件的电流拖尾问题。仿真结果表明,新结构与传统结构相比,相同导通压降V下,关断损耗改善了40%;而相同关断损耗下,导通压降改善了25%。并且,新结构将电流拖尾时间减小了53%,由174ns减小至84ns。新结构饱和电流密度(715A/cm)相比传统结构(580A/cm)增加了23%;由于没有引入额外的抗短路措施,抗短路时间相对只增加了13.6%。

关键词： 溶胶凝胶法   金属氧化物介电层   深紫外光活化   低功耗有机场效应晶体管   柔性器件  

摘要： 有机场效应晶体管(OFET)是有机电路的基本组件,在存储器,生物传感器,驱动器和射频识别(RFID)中显示出巨大的应用潜力。降低OFET器件的工作电压并开发低功耗器件是实现其应用的重要步骤。在OFET器件中,金属氧化物介电层的介电常数相对较高,因此可以用其代替传统介电材料从而实现低电压操作。然而金属氧化物通常采用原子层沉积等高成本的真空沉积方法制备,而现有溶液法制备则需要高于400℃的退火温度,限制了其在柔性衬底上的集成应用。寻找一种低温固化金属氧化物薄膜的方法对于实现低功耗OFET器件具有重要意义。深紫外光活化是一种非常有前景的技术,它具有低于150℃的样品处理温度,且可适用于多种金属氧化物材料。本文在溶液法制备金属氧化物介电层方法的基础上,研究了使用深紫外光活化技术固化金属氧化物介电层,并实现了低功耗柔性OFET的应用,研究内容主要包括以下两个方面:1.通过对深紫外光活化设备与环境的改良与优化,实现了对溶液法制备的氧化铝(Al O)薄膜在柔性基底上的低温固化,环境温度最高仅为85℃。通过材料表征分析包括FTIR、XRD、AFM、XPS等方式,研究不同光照时间对Al O成膜影响。用深紫外光活化80分钟制备出与高温400℃退火相同优质的Al O薄膜,该薄膜介电常数k为8.3,在1 k Hz下的单位面电容为180 n F/cm,在3 MV/cm时漏电流密度低至7.9×10 A/cm。同时,本文使用深紫外光活化技术制备的Zr O和Hf O金属氧化物介电层,具有良好的电学性能。证明了深紫外光活化技术可有效的对金属氧化物进行固化,用于高质量薄膜的制备。2.在上文研究基础上,选用深紫外光活化80分钟的Al O薄膜作为介电层,进行低压有机场效应晶体管的制备。通过与二氧化硅介电层的对比,证明了使用Al O介电层可有效降低场效应晶体管的饱和电压。基于Al O介电层所制备的C10-DNTT晶体管具有优秀的器件性能:迁移率可达1.8 cm/(V·s),阈值电压低至-0.12 V,电流开关比可达10,器件亚阈值摆幅最低达到110 m V/dec且具有可忽略的回滞。最后,本文展示了在柔性基底上对该器件的制备,展示了器件的可弯曲性。在9 mm弯曲半径前后,器件性能并没有明显的变化。

关键词： CMOS图像传感器   Cyclic ADC   高速   低功耗   动态偏置电路  

摘要： 高速大面阵CMOS图像传感器在工业控制、医学成像和消费电子等众多领域有着非常广泛的应用。模数转换器(Analog-to-Digital Converter,ADC)作为CMOS图像传感器读出电路的重要组成部分,其性能很大程度上决定了图像传感器的整体性能。在高速大面阵CMOS图像传感器中,更高的帧率和分辨率使单位时间内需要转换的数据量十分庞大,这就要求ADC具有很高的转换速度。通常情况下,高速ADC的实现需要消耗很大的功耗,一方面会缩短设备的续航时间,减少其使用寿命,另一方面会升高芯片温度,使电路中的非理想效应更加显著,影响图像传感器的成像质量。因此,本文对CMOS图像传感器中ADC的低功耗设计展开了研究。本文首先分析了CMOS图像传感器的工作原理和读出架构,针对高速大面阵图像传感器高帧率和高分辨率的设计要求,选择列级循环ADC(Cyclic ADC)作为研究对象,并且指出了典型结构的Cyclic ADC在功耗方面还有很大的优化空间。然后,本文提出了一种电容与电流缩放式Cyclic ADC,通过将电容和偏置电流源分拆并使它们浮动连接在电路中,使ADC可以在低位量化期间显著降低电容负载和偏置电流。Cyclic ADC的残余位量化特性使其在低位量化时产生的输入参考噪声较小,通过略微增加最高有效位(Most Significant Bit,MSB)量化期间的电容负载就可以消除由低位量化时由电容缩放所产生的额外噪声。结果,Cyclic ADC在保持转换速率和噪声水平不变的条件下实现了更低的功耗。最后,本文为运算放大器设计了一款动态偏置电路,可以实时监测运放输入电压变化,在运放非线性建立过程中提供瞬时动态电流,从而降低运放对压摆率的要求,进一步减少了系统的功耗。本文采用0.13μm CMOS工艺进行电路设计和仿真。仿真结果表明,在1.04MSPS的采样速率下,提出的Cyclic ADC的有效位数(Effective Number of Bits,ENOB)达到了13.54位,功耗为631μW。本设计与典型列级Cyclic ADC相比,平均功耗降低了35.1%,品质因数(Figure of Merits,FOM)为0.055p J/conv-step,处于当前较为领先的功耗效率水平,十分适用于高速大面阵CMOS图像传感器。

关键词： 物联网   ISSCC 2020  

摘要： 日前,在美国举行的第67届国际固态电路峰会(ISSCC 2020)上,我国科学家在国际上首次提出多级流水异步事件驱动型芯片架构,研制出极低功耗的物联网唤醒芯片。作为领域内突破性成果之一,论文入选ISSCC 2020。作为新兴信息产业的重要应用领域,物联网的万亿级别市场正在逐步形成。然而受限于体积、重量和成本等因素,可穿戴设备、智能家居、无线传感器、环境监测等物联网节点,对芯片提出了苛刻的低功耗要求。