关键词： 7nm   物理设计   低功耗   UPF   功耗优化  

摘要： 随着集成电路工艺的不断发展,特征尺寸已经进入纳米级,芯片的集成度和性能得到了极大的提高。但是越来越快的时钟主频不可避免地造成了功耗的增加,使得功耗成为了除芯片的性能和面积之外,越来越受关注的设计指标。降低功耗不仅可以延长电池使用时间,给用户带来更好体验,还可以降低散热封装成本,减少额外的冷却系统。在移动终端迅速发展的趋势下,低功耗设计已经逐渐成为集成电路设计的一个重要研究方向。本文的研究对象是多核CPU芯片中的一个模块,该模块包含两个电源域,每个电源域均可实现1.0V、0.8V和off三种工作状态的切换,规模约为246万门,最高工作频率为1.949GHz。本文以统一电源格式UPF对模块进行了低功耗电源意图描述,基于Samsung最新的7nm工艺,使用Cadence公司的布局布线工具Innovus完成了模块的后端物理设计和功耗优化,随后使用Voltus功耗签核工具对功耗优化结果进行了分析。论文的主要工作和取得成果如下所示:(1)基于综合完UPF后的门级网表完成了模块的后端物理设计。在布局规划阶段,完成了模块形状和面积的确定,UPF中描述的不同电源域的划分,Hard Macro的摆放,电源关断技术所需的电源开关单元的摆放。随后进行了标准单元布局、时钟树综合、布线及相关优化。(2)在时钟树综合阶段改进了标准时钟树综合流程,使用Early Clock Flow进行时钟树生长。结果表明Early Clock Flow生成的时钟树性能优于标准流程生成的时钟树,最差建立时间违例Setup WNS由原来的-114ps降低到了-55ps,优化程度51.75%,时钟网络功耗由原来的277.04m W降低到了260.02m W,优化程度6.14%。(3)改进了原来的全局物理综合流程,使用考虑功耗的全局物理综合对设计的功耗和时序进行优化。首先研究了静态功耗与动态功耗优化比对总功耗优化结果的影响,结果表明在leakage To Dynamic Ratio参数于取值范围0～1之间取0.5时,总功耗的优化幅度最大。接下来研究了在High、Low和None三种功耗优化模式下,对功耗和时序的影响。以None模式下的结果作为对比参照,在High模式下,优化后的总功耗由1748.14m W降低到了1448.90m W,优化程度17.12%,时序方面Setup WNS衰退了14ps,Hold WNS衰退了7ps。在Low模式下,优化后的总功耗由1748.14m W降低到了1633.44m W,优化幅度6.56%,时序方面Setup WNS衰退了5ps,Hold WNS衰退了3ps。两种模式下,因优化功耗而产生的时序衰退均在可接受范围之内,通过timing ECO均可完全修复。本文使用的功耗优化方法及结果可以对先进工艺下的芯片功耗优化提供一定的技术参考,选择合适的静态功耗与动态功耗优化比以及功耗优化模式,均有助于获得所期望的功耗与时序结果。

关键词： 可重构系统建模   多线程   系统验证   高扩展  

摘要： 随着集成电路工业设计技术和半导体制造技术的进步,计算机的处理器已经由最初的单核单线程过渡到多核多线程,同时为了满足诸如机器学习训练和图像处理等特定场景需求,集成专用IP可重构多核系统开始出现。可重构多核系统是多核处理器的可配置性功能延展,其极高的硬件设计和功能复杂度加大了系统验证难度和成本投入。针对这类问题,如何取得一种高效且通用的解决方案以覆盖全系统验证需求,成为学术界的关注热点。本文基于软件控制、硬件协同加速的思想设计并实现了一套面向可重构多核系统的软硬件协同的多线程仿真加速平台,在满足验证需求前提下构建出与硬件侧配套的软件系统框架。主要工作如下:首先平台采用分层设计和任务执行驱动策略,整合了硬件目标系统的多精度模型作为控制层负责任务配置下发、源数据生成、输出校验和误差分析。下游硬件原型作为计算型仿真任务的可重构硬件加速节点,根据模拟器控制层配置规则执行子任务并发,其输出通过SCE-MI流接口回传上游模拟器,由模拟器内部的输出校验和时序探针模块对硬件原型工作状态进行实时监控和对外反馈。其次,论文结合目标硬件系统任务并发优势,软件侧适配硬件侧PCIe接口驱动,系统模拟器设计多线程编程接口以支持任务并发编程。软件模拟器在全系统仿真时承担的数据计算将被并下发至多核系统加速执行。为了简化目标系统工作线程管理,模拟器内部采用了线程池模式的任务监控策略。接下来,本文为加快任务预处理速度,在系统混合精度模拟器基础上设计编译优化层,根据系统二级编程架构的硬件指令集规范,利用编译预处理以及热点代码本地化映射,对系统任务程序进行编译和执行优化。平台组件设计根据目标系统片上网络通信细节以及运算簇架构特点,以接口封装对路由节点和运算簇通信接口重新进行归一化设计,使系统组件对外呈现统一的编程规范,提高了扩展性和移植性。最后,本文对设计平台进行软硬件联调,评估多种算法运算场景下的仿真速度和精度和系统任务并发性能。

关键词： 板式换热器板片   激光位移传感器   深度检测   可视化图像区域   多线程  

摘要： 板式换热器是生活以及工业生产中常用的一种冷热交换装置,其广泛应用于冶金、矿山、石油、化工、电力、医药、食品、化纤、造纸、轻纺、船舶、供热等部门。板式换热器板片是板式换热器的核心部件,存在缺陷的板片不仅影响换热器的换热效率,缩减其使用寿命,更会对换热器造成安全隐患。当前,板式换热器板片的检测主要以人工抽检为主,人工检测工作量大,效率低,误检率高,很难达到质量检测的要求。在一定程度上,降低了板式换热器板片使用的安全系数。因此对板式换热器板片缺陷实现自动化检测具有一定的现实意义。针对人工检测板片波纹深度缺陷的不足,本论文设计了板式换热器板片缺陷在线检测系统,采用激光三角测量法,实现对板式换热器板片波纹深度的检测。针对不同型号板片,设计了检测系统机械平台,解决了板片能平稳的从上料工位向深度检测工位移动的问题。根据板片结构特点,设计了深度数据采集路径,完成了对不同板片深度数据采集。PC端与PLC通过OPC通信实现实时信息交互,与激光位移传感器通过RS422通信实现信息交互。数据处理部分分析了异常数据的来源,通过采用自适应迭代中值滤波算法解决了采集数据降噪问题,将降噪后的数据转换为可视化图像区域以及灰度图像直观高效地提取垫片槽区域,用最小二乘法拟合波纹板垫片槽区域,利用统计学中的矩计算波纹深度参数,判断板式换热器板片质量。本论文设计的检测系统单板算法检测时间最多耗时41.0259s,窄波纹板片检测结果与人工检测相比存在一定的差异,主要原因是激光位移传感器移动采集速度太快,导致窄波纹板片会丢失很多有效数据。宽波纹板片检测结果基本能够满足现场的需求。部分检测结果和人工检测不同的原因主要有三点:一是,机器与人工实际检测位置存在差异;二是,人工检测可以通过手臂施加压力的方式对板片轻微形变的地方给予校正。三是,人工检测值受到自身客观因素的影响。

关键词： 超低功耗   高精度   线性稳压器   稳定性   瞬态响应  

摘要： 便携式电子设备随着电子与通信技术的飞速发展得以普及,电源管理技术因此得到广泛关注。通过对电源管理市场及其发展趋势的研究发现,低压差线性稳压器（Low Dropout Regulator,LDO）作为电源管理市场的重要一员,因为简单的电路结构,较小的芯片面积、高电源抑制比（Power Supply Rejection Ratio,PSRR）、优良的稳定性、低噪声、低功耗以及可高度集成于电源管理单元（Power Management Unit,PMU）等特点而得以广泛应用。当今电子产品微型化的诉求促使LDO芯片的研究方向从大负载电流逐渐向高度集成、低功耗过渡,高性能LDO的设计成为集成电路领域的研究热点。本文研究的主要内容为:（1）针对超低功耗LDO设计中的关键问题展开研究,包括系统稳定性的提升和瞬态响应的改善,对采用的米勒补偿方案做出改进,以提升系统稳定性;同时采用自适应偏置电流技术改善负载瞬态响应性能,通过减小偏置电流实现待机状态下的低功耗。解决了低功耗和快速瞬态响应之间的矛盾。（2）针对本论文的低功耗设计,首先采用自适应偏置电流技术为运算放大器提供低偏置电流,减小电路待机状态下的静态电流;其次对主要功能模块进行设计优化,提出一种用于超低功耗电路设计中的耗尽、增强型基准电压源;最后在过温保护电路中增加电流监测模块降低待机状态下过温保护电路的功耗。实现本文的低功耗设计。（3）针对本论文的高精度设计,首先采用熔丝修调网络对基准电压进行修调得到高精度的基准输出电压;其次通过高增益运算放大器的设计得到高精度的LDO输出电压。实现本文的高精度设计。芯片测试结果表明,本文设计的LDO在2.2V～5.5V的输入电压下,输出电压为1.2V～3.6V,在-40℃～125℃工作温度范围内温漂系数为25.7ppm/℃,精度可达到±1%,最大输出电流150m A下漏失电压为190m V,线性调整率为0.022%/V,负载调整率为3m V,静态电流低至485n A,电源抑制比100Hz下为81.40d B,1KHz下为57.76d B,噪声为96.7μVrms。本设计在保证LDO稳定性的同时,与国内外同类型设计相比,功耗实现了从μA乃至m A到n A的过渡,降低了至少三个数量级,±1%是该领域当下最高精度水平,且LDO整体性能优良。测试结果验证了以上设计。

关键词： 轻量级密码算法   磁隧道结   安全   低功耗  

摘要： 随着信息时代的到来,电子信息技术越来越成熟,物联网(Internet of Things,Io T)技术已经在社会生活的各个领域中广泛应用。物联网在使生活更加方便快捷的同时,也埋下了诸多安全隐患。嵌入式设备是物联网应用系统的重要媒介,它们大多是采用电池供电并且对待机时长有严苛的要求,对功耗有着严格的限制。基于以上,针对适应极端功耗环境的安全轻量级密码算法的研究工作具有重要的意义。磁隧道结(Magnetic Tunnel Junction,MTJ)是一种新型的自旋电子器件,具有非易失性、高速度读写数据等良好性能,并且容易集成到CMOS电路中。此外,磁隧道结的低泄漏功率特性,使其在低功耗密码算法电路设计研究中具有广阔前景。因此,本文采用MTJ/CMOS混合型架构设计轻量级密码算法电路,探索在不削弱电路抗功耗攻击能力的前提下能进一步降低电路功耗的实现方案,该研究对于轻量级密码算法的发展有深远的意义。功耗分析攻击作为当今主流的密码破解方法,对密码算法的安全性有着极大的威胁。为了在芯片设计阶段快捷评估密码芯片的安全性,论文分别搭建了门级和电路级功耗采集和攻击平台。在门级,基于Prime Time PX仿真工具搭建了功耗采集和攻击平台;在电路级,基于Candence Spectre仿真工具搭建了电路级功耗采集和攻击平台。之后,本文选取轻量级分组密码算法PRESENT作为实验对象,以相关性功耗(Correlation Power Analysis,CPA)攻击作为研究手段,分别从算法级和电路级实现了该密码算法并且采用了多种的抗功耗攻击防护方案。算法级防护方案采用了随机值掩码方案。在电路级上,采用了MTJ和CMOS相结合的方式设计了PRESENT密码算法的防护电路。使用门级功耗采集和攻击平台评估算法级防护方案的安全性。使用电路级功耗采集和攻击平台评估电路级防护方案的安全性。经过实验证明,在无防护措施的情况下,无论并行实现还是串行实现的PRESENT密码算法的密钥信息很容易被攻击破解,安全性较差。随机值掩码防护方案虽然具有一定的防护能力,但是功耗代价较高,而MTJ/CMOS混合型电路结构防护方案都可以有效地抵御CPA攻击,在提高密码算法的安全性,功耗代价增加有限。研究表明采用双轨查找表结构的MTJ/CMOS混合型电路防护方案与同样结构的标准CMOS电路实现方案相比,能耗降低了19%,这对未来关于安全轻量级密码算法的研究具有一定的参考意义。

关键词： 生物传感器   噪声整形   SAR ADC   低功耗   DWA  

摘要： 模数转换器(Analog-to-Digital Converter,ADC)作为模拟信号与数字信号的接口,一直是生物信号传感器系统中必不可少的一部分。噪声整形SAR ADC是一种在近些年来新出现的混合架构ADC,其结合了SAR ADC和Sigma-delta ADC的优点,在精度和功耗上取得了较好的平衡,得到了国内外学术和工业界较多的关注。本文从生物传感器系统的需求出发,设计了一种应用于生物信号传感器系统中的噪声整形SAR ADC。本文提出了一种独立余量电压产生型噪声整形SAR ADC结构,通过使用独立电容阵列产生余量电压,避免了余量电压采样电容的KT/C噪声对噪声整形能力的影响;通过使用特殊的电容阵列开关切换方式,提高了余量电压的共模电平,在保证比较器预放大级增益的同时,降低了其功耗。并且提出了一种通用系统频域模型,推导出了本文所提结构的噪声传输函数。本文采用SMIC 0.18μm CMOS工艺完成噪声整形SAR ADC电路的版图设计和流片,芯片核心面积为0.95mm×0.615mm。测试结果表明,在不开启噪声整形时芯片的最大DNL为+0.19/-0.51LSB,最大INL为+0.31/-0.54LSB,SFDR为74.2d B,ENOB为7.7bit;在开启噪声整形时,使用片外前台校准对电容阵列失配进行校准,芯片的SFDR为89.6d B,ENOB为12.1bit,功耗为130.2μW,Fo Ms为167.4d B,Fo Mw为59.68f J/***。为了从电路层面对电容失配进行校准,本文提出了一种应用于噪声整形SAR ADC中的DWA算法,并进行了AMS仿真,仿真结果表明在电容失配为4%的情况下,当不开启DWA时,ADC的ENOB为11.6bit;当开启DWA时,ADC的ENOB为13bit。

关键词： 沙氏大气激光雷达   控制软件   QT   多线程   接口  

摘要： 沙氏大气激光雷达是近几年快速发展的一种大气环境监测技术。沙氏大气激光雷达技术以高功率、连续波二极管激光器作光源,使用图像传感器作为探测器,具有设备成本低、体积小等特点,解决了脉冲式激光雷达系统光源所带来的高成本、结构复杂、维护难度高等难题,因此在大气探测领域研究具有广阔的应用前景。典型沙氏大气激光雷达包括高功率激光二极管、折射式天文望远镜、牛顿反射式望远镜、图像传感器、系统控制软件组成。其中,优秀的系统控制软件是整个激光雷达系统的核心组成部分,在系统的高效运行中起着重要作用。根据沙氏大气激光雷达系统实际需求,本文设计并实现了系统控制软件,建立了高度集成的软件平台,为后期激光雷达功能的扩展提供系统性的解决方案。本文主要工作内容如下:第一:为了解决沙氏大气激光雷达系统扩展性问题,本文设计了工业相机、激光器驱动、温度控制器与主程序三大块交互接口,并在接口约束下实现了各自的控制程序。第二:针对沙氏大气激光雷达系统实时处理数据要求,本文采用QtConcurrent并发技术执行数据处理,“QFutrue+QMutex”协调线程并发,QT信号槽机制进行多线程间消息传递,QThreadPool线程池技术管理并发线程,设计了多线程并发处理数据方案。在部分数据处理量大的阶段,本文采用C++AMP技术,利用GPU进行并行计算,组成“CPU+GPU”异构计算系统,提高数据处理速度。此外,为了减少数据中值处理的时间,加入了BFPRT算法。第三:根据沙氏大气激光雷达系统工作原理与测量流程,本文设计了沙氏大气激光雷达系统控制软件。依据沙氏大气激光雷达系统的距离与信号转换原理,实现该系统像素与距离校准功能以及多通道探测功能。此外,本文采用Qcustomplot第三方图表绘制开源库,实现多条曲线图、色度图以及丰富的图表操作,并提供日志记录、数据保存、配置文件等系统辅助功能。第四:设计了软件测试方案,对软件进行了功能测试,达到了沙氏大气激光雷达系统实验研究的设计要求。

关键词： 水下滑翔机   控制系统   低功耗设计   动态电压/频率调节  

摘要： 水下滑翔机因为其灵活的搭载能力、较强的续航能力以及低廉的运行成本成为了备受海洋学家青睐的研究海洋、开发海洋的工具。水下滑翔机受限于自身的体积,只能携带有限的能量。在有限能量条件下,降低能耗是提升水下滑翔机续航能力的关键技术途径。水下滑翔机能耗中,由于能源供给方案和控制算法欠合理,控制系统的能耗在总能耗中的占比约为95%,存在较大的降耗潜力。本文以天津大学“Petrel-II”水下滑翔机为研究对象,通过对控制系统各单元的能耗分析,建立了控制系统的单剖面能耗模型。在此基础上,从能源供给方案和控制方法两个方面对控制系统进行了低功耗优化。主要成果如下:(1)根据水下滑翔机的工作原理和工作流程,推导出了水下滑翔机稳态滑翔速度和剖面时间表达式,进而建立了控制系统各单元的能耗模型,综合各单元的能耗模型,形成了水下滑翔机控制系统的单剖面能耗模型。(2)基于控制系统各单元供电电压需求分析,提出了降低水下滑翔机控制系统能耗的多电源多电压(Multi-supply multi-voltage technology,MSMV)供电方案及能源管理方案,可降低控制系统能耗约19%。(3)利用动态电压/频率调节(Dynamic voltage and frequency scaling,DVFS)算法改进了水下滑翔机控制单元的工作频率调节算法;利用最优化原理,提出了能耗最优的浮力调节控制算法;提出了控制系统的休眠策略,减少了控制系统的时间开销。通过上述算法可降低控制系统能耗约13%。模拟测试和海试表明,通过能源供给和控制算法优化,水下滑翔机控制系统能耗降低约30.75%,其中控制单元能耗降低约9%,执行单元和测量单元能耗综合降低约22%,可提高水下滑翔机航程约12.18%,提升水下滑翔机续航时间约48.3%。

关键词： 卫星通信   空闲模式   低功耗   浅睡模式   深睡模式  

摘要： 近年来,卫星通信发展迅猛,卫星通信在覆盖范围和可靠性上均强于传统的地面通信。作为卫星通信的载体,卫星终端也逐渐步入人们的视野之中,目前关于卫星终端的研究尚处于起步阶段,如何降低功耗是卫星终端研究领域的一个研究热点。现有的卫星终端低功耗研究大多数侧重于硬件层面,本文主要从运行流程、硬件控制及任务处理等方面完成终端空闲模式下的低功耗实现。在低功耗模式下,利用非连续接收（Discontinuous Reception,DRX）的思想,提出了睡眠算法用于完成信道数据的接收,减少了因接收冗余信道数据造成的功耗。对于终端的低功耗实现,主要分为浅睡和深睡两个子模式进行实现。浅睡模式下,终端物理层会首先改变某些模块的工作状态,然后执行寻呼检测和小区重选任务。在处理寻呼检测时,物理层主要完成终端和信关站子系统（Gateway Station Subsystem,GSS）间的身份识别参数匹配以检测是否在寻呼本终端;在处理小区重选时,物理层主要完成初始小区及6个邻小区的信号质量的测量以决定终端是否需要切换驻留小区,同时,文章提出了帧及时隙偏移同步方式替代原有的频率校正信道（Frequency Correction Channel,FCCH）同步方式用于完成切换小区后的信道数据同步,经验证,帧及时隙偏移同步方式同步时间更短、功耗更低。深睡模式下,终端物理层会进一步实现工作模块的低功耗,同时需要完成睡眠时间的校准。结合睡眠算法,制定了3:29的浅睡和深睡周期,从运行流程上最大限度地降低了终端的功耗。最终,经过对功耗数据测试得到,终端正常工作模式下的平均功耗为2183.2m W,低功耗模式下的平均功耗为173.4m W,设计方案大幅度降低了终端功耗且功耗指标符合预期标准。研究成果对未来卫星终端低功耗研究具有一定的指导意义和参考价值。

关键词： RC张弛振荡器   环形振荡器   数字锁相环   时间数字转换器   比例积分控制器  

摘要： SoC中,常常同时需要低频休眠时钟(比如32KHz)和高频工作时钟(比如16MHz或更高)。稳定可靠的片上时钟对于SoC是非常重要的,时钟发生器的精度往往决定了整个系统的性能,同时需要兼顾功耗和面积指标。本文通过锁相环技术将RC张弛振荡器和环形振荡器的优点结合起来,实现整体能耗效率的提升。采用RC张弛振荡器产生频率特性良好的32KHz时钟,然后再将该时钟信号作为输入参考信号,输入到环路中采用环形振荡器的锁相环频率合成器中,输出低功耗、高精度的16MHz时钟。常规结构RC张弛振荡器的电容面积较大。本文RC张弛振荡器采用多谐振荡器结构,负压充电结构使得电容面积比常规结构减小约一半;而且,多谐振荡器的长期稳定性较好,有利于提升系统的实时响应能力。锁相环的输入参考频率较低时,传统电荷泵锁相环中的环路滤波电容面积较大,不利于集成。本文采用数字锁相环方案,环路中的数字滤波器由比例积分控制器构成,使得锁相环的芯片面积大幅下降;优化了比例积分控制器的比例积分系数,提高了系统的PVT性能。特别地,本文提出了创新的非恒定分辨率斐波那契系数时间数字转换器结构和二进制输出模式,相比于传统恒定分辨率结构,同样环路锁定时间下,需要的D触发器和延时单元的数量大幅减小,降低了电路的功耗和面积。本文详细分析了数字锁相环的Z域模型,并基于Simulink进行数字锁相环的系统建模和环路参数设计。最后,基于0.18um CMOS工艺完成了晶体管级电路设计。仿真结果表明,输入参考频率32KHz,输出16MHz时,锁相环频率合成器的功耗约为190u W@2.4V,眼图抖动约为46ps,估算芯片面积仅约为0.03mm;将第一级的RC张弛振荡器和锁相环频率合成器进行完整系统仿真,眼图抖动约为56ps@16MHz。